[发明专利]一种含有空气隙的互连结构的制造方法

说明书

技术领域

本发明涉及半导体集成电路领域，特别涉及一种具有空气隙的互连结构的制造方法。

背景技术

随着集成电路(Integrated Circuit，IC)按照摩尔定律不断进行微缩，集成度越来越高，对器件的各种性能也提出了越来越高的要求，其中后段制程（BEOL，Back End ofLine）引入的电阻-电容延迟（RC Delay）成为越来越不可忽略的重要因素。电阻-电容时间延迟与金属连线的电阻及填充介质与金属之间的寄生电容成正比：

τ∝RC_inttot=R(C_IMD+C_ILD) 公式（1）

其中R为金属连线的电阻，C_IMD和C_ILD分别为金属连线之间的电容和金属层间电容，下标IMD和ILD为同层金属连线之间介质（Inter Metal Dielectric）和金属层间介质（Inter Layer Dielectric）。

由于R正比于金属电阻率，而电容正比于介电常数，在先进的后段制程中一方面引入了低电阻率的铜替代传统的铝进行布线，另一方面就是采用低介电常数介质做为填充介质，从而进一步降低电阻-电容延迟。另外，通过采用低介电常数介质降低互连电容还可以降低功耗和导线间的交叉耦合噪音：

P∝C_inttotV²f 公式（2）

X_talk∝C_IMD/C_inttot 公式（3）

相较于传统的SiO2介质3.9的介电常数，低介电常数介质经过这几年的发展，介电常数已经可以做到接近于2.0。低介电常数介质通常是通过提高气孔率的方式来降低介电常数，理论上仍然无法达到空气的介电常数的水平。使用空气作为互连介质即空气隙（Air Gap）方式成为CMOS集成电路的最理想选择，有关空气隙的研究也一直持续了很多年。空气隙相对其它介质填充方式具有更小的弹性模量，特别是在高深宽比的应用中，因而能够降低电迁移过程中的应力，提高器件寿命。除了对电阻-电容延迟的贡献，研究表明，使用空气隙能提高电迁移寿命和击穿电压，从而提高器件的可靠性。

空气隙结构分为全局型的和局部的空气隙。局部空气隙只在同层金属连线之间介质中形成，全局型空气隙则在同层金属连线之间介质和金属层间介质中都形成空气隙。然而，现有技术中形成空气隙结构的方法却存在封口的完整性差以及工艺窗口较小的问题。

发明内容

本发明的主要目的在于提供一种含有空气隙的互连结构的制造方法，能够有效保证空气隙封口的完整性，同时具有较大的工艺窗口。

为达成上述目的，本发明提供一种含有空气隙的互连结构的制造方法，包括如下步骤：在衬底上形成第一牺牲层；在所述第一牺牲层中形成金属互连线；在所述第一牺牲层上沉积第二牺牲层；刻蚀所述第二牺牲层，使所述第二牺牲层的牺牲介质形成上窄下宽的尖峰状结构，其中，所述尖峰状结构与所述第一牺牲层的牺牲介质相连；沉积第一介质层并去除所述第二牺牲层上表面的所述第一介质层，使所述尖峰状结构的顶部形成释放开口；去除所述第一牺牲层与所述第二牺牲层的牺牲介质；沉积第二介质层以形成空气隙。

可选的，在所述第一牺牲层中形成金属互连线的方法是采用单大马士革工艺，其步骤包括：在所述第一牺牲层上形成图形化的第一光刻胶层；以所述图形化的第一光刻胶层为掩膜刻蚀所述第一牺牲层以形成第一沟槽；在所述第一沟槽填充金属；以及平坦化所述金属的上表面，使得所述金属上表面与所述第一牺牲层上表面平齐，以形成所述金属互连线。

可选的，在所述第一牺牲层中形成金属互连线的方法是采用双大马士革工艺，其步骤包括：在所述第一牺牲层上形成图形化的第三光刻胶层；以所述图形化的第三光刻胶层为掩膜刻蚀所述第一牺牲层以形成第一通孔；在所述第一牺牲层上形成图形化的第一光刻胶层；以所述图形化的第一光刻胶层为掩膜刻蚀所述第一牺牲层以形成第一沟槽；在所述第一沟槽及所述第一通孔填充金属；以及平坦化所述金属的上表面，使得所述金属上表面与所述第一牺牲层上表面平齐，以形成所述金属互连线。

可选的，刻蚀所述第二牺牲层，使所述第二牺牲层的牺牲介质形成上窄下宽的尖峰状结构的步骤包括：在所述第二牺牲层上形成图形化的第二光刻胶层；以所述图形化的第二光刻胶层为掩膜刻蚀所述第二牺牲层以形成上窄下宽的所述尖峰状结构。