[发明专利]分立栅存储器件及其形成方法

说明书

技术领域

本发明涉及半导体工艺领域，特别涉及一种分立栅存储器件及其形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，快闪存储器(flash memory)的发展尤为迅速。快闪存储器的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

快闪存储器主要包括叠层栅极快闪存储器和分立栅快闪存储器，其中，分立栅快闪存储器具有低编程电压、编程效率高的优点而得到广泛应用。

图1给出了一个分立栅快闪存储器，包括：半导体衬底100，位于半导体衬底100上的擦除栅(EG：erasing gate)105，隧穿氧化层108，所述隧穿氧化层108部分位于半导体衬底100上，部分位于擦除栅105的侧壁；位于半导体衬底100内与擦除栅105相对的源区(图中未示出)；位于擦除栅105两侧的浮栅结构和控制栅结构，所述浮栅结构包括位于半导体衬底100表面的浮栅介质层102a和位于浮栅介质层102a上的浮栅102，所述控制栅结构包括位于浮栅102表面的控制栅介质层103a和位于控制栅介质层103a上的控制栅103，位于浮栅结构和控制栅结构远离擦除栅105一侧的侧墙107；位于侧墙107远离擦除栅105一侧的半导体衬底100上的字线104；位于字线104和半导体衬底100之间的字线氧化层104a；位于字线104远离擦除栅105一侧半导体衬底100内的漏区(图中未示出)。

现有的分立栅快闪存储器的编程和擦除的效率和均匀性不好，尤其是写入干扰(disturb)较大。

更多关于分立栅快闪存储器的介绍请参考公开号为CN 101202311A的中国专利。

发明内容

本发明解决的问题是分立栅快闪存储器的编程和擦除效率和均匀性不好，尤其是写入干扰(disturb)较大。

为解决上述问题，本发明提供一种分立栅存储器件的形成方法，包括：

提供衬底，所述衬底上依次形成有第一介质层、浮栅层、第二介质层及控制栅层；

刻蚀所述控制栅层和第二介质层形成控制栅结构，相邻两个控制栅结构之间的区域为擦除栅区，相邻两个控制栅结构与所述擦除栅区相对的一侧为字线区；

在所述控制栅结构周围形成第一侧墙；

形成第一侧墙后，去除位于字线区上的浮栅层；

去除位于字线区上的浮栅层后，在第一侧墙周围形成第二侧墙；

在所述第二侧墙周围形成牺牲侧墙；

形成牺牲侧墙后，去除位于擦除栅区的浮栅层，形成浮栅；

去除位于擦除栅区的所述牺牲侧墙，暴露出牺牲侧墙覆盖的浮栅部分；

形成隧穿介质层，覆盖暴露出的浮栅部分、擦除栅区的衬底、相邻两控制栅结构之间的第二侧墙，所述隧穿介质层的厚度小于牺牲侧墙的厚度；

在字线区形成字线，在擦除栅区形成擦除栅。

可选的，所述浮栅层和所述控制栅层的材料都为多晶硅。

可选的，第一侧墙包括氧化硅层和形成于所述氧化硅层上的氮化硅层。

可选的，第二侧墙包括氧化硅层和形成于所述氧化硅层上的氮化硅层。

可选的，所述牺牲侧墙的材料为氧化硅或者聚合物。

可选的，去除所述牺牲侧墙后，还包括步骤：去除擦除栅区的第二侧墙。

可选的，形成第一侧墙后，去除位于字线区上的浮栅层之前还包括步骤：以所述第一侧墙为掩膜，对所述字线区的衬底进行离子注入，以进行字线区的阈值电压的调节。

可选的，形成所述隧穿介质层后，在字线区形成字线之前，还包括步骤：去除位于所述字线区的第一介质层。

可选的，去除位于所述字线区的第一介质层后，还包括在所述字线区的衬底上形成字线介质层。

本发明还提供一种分立栅存储器件，包括：

衬底；

位于所述衬底上的浮栅结构，位于所述浮栅结构上的控制栅结构和第一侧墙，所述第一侧墙位于所述控制栅结构周围；相邻两个控制栅结构之间的区域为擦除栅区；相邻两个控制栅结构与所述擦除栅区相对的一侧为字线区；所述浮栅结构包括浮栅介质层和位于浮栅介质层上的浮栅，所述控制栅结构包括控制栅介质层和位于控制栅介质层上的控制栅；

所述浮栅结构和所述第一侧墙周围具有第二侧墙，在擦除栅区一侧所述浮栅结构具有突出第二侧墙的凸台；