[发明专利]存储单元布局

说明书

技术领域

本发明涉及的是存储单元的布局。

背景技术

集成电路的电路元件布局在很大程度上影响着电路的性能和管芯面积。例如，与其他电路相比，没有优化的布局可能导致电路具有额外的线路和/或额外的负载。该额外的线路增加了整个电路的管芯面积。在一些情况下，额外的负载降低了存储器宏的读取速度。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体结构，包括：第一带状单元，具有第一带状单元参考电压(VSS)区域；第一读取端口，具有第一读取端口VSS区域、第一读取端口读取位线区域和第一读取端口聚合物区域；以及第一VSS端，被配置为将所述第一带状单元VSS区域与所述第一读取端口VSS区域电连接。

该半导体结构还包括：第二带状单元，具有第二带状单元VSS区域；第二读取端口，具有第二读取端口VSS区域，第二读取端口读取位线区域和第二读取端口聚合物区域；以及第二VSS端，被配置为将所述第二带状单元VSS区域与所述第二读取端口VSS区域电连接，其中，所述第一VSS端和所述第二VSS端电连接在一起；所述第一读取端口属于存储器宏的第一段；而所述第二读取端口属于所述存储器宏的第二段。

该半导体结构还包括：第三读取端口，属于所述第一段；第四读取端口，属于所述第二段；以及第三VSS接触端，被配置为将所述第三读取端口的第三读取端口VSS区域与所述第四读取端口的第四读取端口VSS区域相连接。

该半导体结构还包括：第二读取端口，具有第二读取端口读取位线区域；以及第一读取位线接触端，被配置为将所述第一读取端口读取位线区域与所述第二读取端口读取位线区域电连接。

在该半导体结构中，所述第一读取端口VSS区域对应于所述第一读取端口的第一晶体管的源极区域；所述第一读取端口读取位线区域对应于所述第一读取端口的第二晶体管的漏极区域；以及所述第一读取端口聚合物区域对应于所述第二晶体管的栅极区域。

该半导体结构还包括：第二带状单元，所述第一带状单元属于存储器宏的第一列，所述第二带状单元属于所述存储器宏的第二列；第一带状单元聚合物端，被配置为将所述第一带状单元的第一带状单元聚合物区域与所述第二带状单元的第二带状单元聚合物区域电连接；第二读取端口，具有第二读取端口聚合物区域；以及第一读取端口聚合物端，被配置为将所述第一读取端口的所述第一读取端口聚合物区域与所述第二读取端口的所述第二读取端口聚合物区域电连接。

在该半导体结构中，所述第一带状单元聚合物端与所述第一VSS端电连接。

在该半导体结构中，所述第一VSS端通过位于扩散区域和第一金属层之间的第一通孔、位于所述第一金属层和第二金属层之间的第二通孔、位于所述第二金属层和第三金属层之间的第三通孔以及位于所述第三金属层和第四金属层之间的第四通孔与VSS线电连接。

根据本发明的另一方面，提供了一种结构，包括：第一段，包括：第一带状单元；以及多个第一读取端口；以及第二段，包括：第二带状单元；以及多个第二读取端口，其中，所述第一带状单元的第一带状单元参考电压(VSS)区域通过第一VSS接触端与属于所述多个第一读取端口的第一读取端口的第一读取端口VSS区域电连接在一起；所述第二带状单元的第二带状单元VSS区域通过第二VSS接触端与属于所述多个第二读取端口的第二读取端口的第二读取端口VSS区域电连接在一起；以及属于所述多个第一读取端口的第三读取端口的第三读取端口VSS区域通过第三VSS接触端与属于所述多个第二读取端口的第四读取端口的第四读取端口VSS区域电连接在一起。

在该结构中，所述第一读取端口的所述第一读取端口VSS区域对应于所述第一读取端口的第一晶体管的源极区域；所述第一读取端口还包括：第一读取端口读取位线区域和第一读取端口聚合物区域；所述第一读取端口读取位线区域对应于所述第一读取端口的第二晶体管的漏极；并且所述第一读取端口聚合物区域对应于所述第一读取端口的所述第二晶体管的栅极。

该结构还包括：VSS线，被配置为电连接所述第一VSS接触端、所述第二VSS接触端以及所述第三VSS接触端。

在该结构中，所述第一VSS接触端、所述第二VSS接触端以及所述第三VSS接触端中的至少一个通过位于扩散区域和第一金属层之间的第一通孔、位于所述第一金属层和第二金属层之间的第二通孔、位于所述第二金属层和第三金属层之间的第三通孔以及位于所述第三金属层和第四金属层之间的第四通孔与VSS线电连接。