[发明专利]使用借助微波辐射形成的低泄漏齐纳二极管的ESD保护

说明书

相关申请案交叉参考

本申请案主张2011年9月23日提出申请的第61/538,329号美国临时申请案的优先权，所述临时申请案的全部揭示内容以引用方式并入本文中。

技术领域

本申请案大体来说涉及半导体装置及用于制作此些装置的方法。更具体来说，本申请案描述含有使用已借助微波辐射形成的低泄漏齐纳二极管来保护以免受静电放电影响的集成电路的半导体装置。

背景技术

含有集成电路(IC)或离散装置的半导体装置用于各种各样的电子设备中。IC装置(或者芯片或离散装置)包括已在半导体材料的衬底的表面中制造的小型化电子电路。所述电路由许多重叠层构成，包含含有可扩散到衬底中的掺杂剂的层(称为扩散层)或含有植入到衬底中的离子的层(植入层)。其它层为导体(多晶硅或金属层)或传导层之间的连接(通孔或接触层)。可以使用许多步骤(包含生长各层、成像、沉积、蚀刻、掺杂及清洁)的组合的逐层工艺制作IC装置或离散装置。通常使用硅晶片作为衬底且使用光刻标记所述衬底的待被掺杂的不同区域或沉积及界定多晶硅、绝缘体或金属层。

IC装置可易受来自操作环境及/或所述IC装置所暴露于或连接到的外围装置的损坏静电放电(ESD)脉冲的影响。通常已使用齐纳二极管在这些情形中保护IC装置，因为其可分流可能损害装置的电压且由于其成本低。

发明内容

本申请案描述半导体装置及用于制作此些装置的方法。所述半导体装置含有可使用已使用微波辐射形成的低泄漏齐纳二极管来部分地或完全地保护以免受静电放电影响的集成电路装置。这些半导体装置含有半导体衬底；所述衬底的第一部分，其含有连接到所述衬底的上部部分中的栅极垫的集成电路装置；及所述衬底的第二部分，其含有具有最高达约10000伏的ESD额定值的齐纳二极管，其中所述齐纳二极管围绕所述衬底的外围定位。可使用微波辐射在齐纳二极管20的沟槽中形成单晶Si材料，借此通过使Si晶粒生长(或再生长)到较大大小同时消耗较小晶粒来减少所述齐纳二极管的每单位面积的晶粒边界。因此，即使所述齐纳二极管的横截面积从仅仅环绕所述栅极垫增加到囊括更多的所述衬底(即，包含衬底的顶部上的源极垫)时，来自所述齐纳二极管的泄漏电流也保持在可接受的水平下。

附图说明

根据各图可更佳地理解以下描述，图中：

图1展示含有多晶硅层的半导体结构的一些实施例；

图2展示含有经图案化多晶硅层的半导体结构的一些实施例；

图3展示含有在经图案化多晶硅层上的掩模的半导体结构的一些实施例；

图4展示含有台面结构的半导体结构的一些实施例；

图5展示含有环绕沟槽的台面结构的半导体结构的一些实施例；

图6展示含有正经受微波辐射的上部Si层的半导体结构的一些实施例；

图7展示含有齐纳二极管的半导体结构的一些实施例；且

图8及9展示含有IC装置及齐纳二极管的半导体结构的一些实施例。

所述各图图解说明半导体装置及用于制作此些装置的方法的特定方面。连同以下描述一起，所述各图证实及解释所述方法及经由这些方法产生的结构的原理。在图式中，为清晰起见，放大层及区的厚度。不同图式中的相同参考编号表示相同元件，且因此将不重复其描述。当在本文中使用术语“在…上”、“附接到…”或“耦合到…”时，一个物件(例如，材料、层、衬底等)可在另一物件上、附接到或耦合到另一物件，而不管所述一个物件是直接在另一物件上、直接附接到或耦合到另一物件还是所述一个物件与另一物件之间存在一个或一个以上介入物件。此外，如果经提供，那么方向(例如，在…上面、在…下面、顶部、底部、侧面、向上、向下、在…下方、在…上方、上部、下部、水平、垂直、“x”、“y”、“z”等)为相对的且仅仅以实例方式且为便于说明及论述而非以限制方式提供。另外，在参考元件列表(例如，元件a、b、c)的情况下，此参考打算包含所列元件中的任何一者自身、少于所有所列元件的任何组合及/或所有所列元件的组合。

具体实施方式