[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及其制造方法。

背景技术

在先进技术中，提出嵌入式硅锗（Embedded SiGe，eSiGe）工艺，以增大PMOS（Positive Channel Metal Oxide Semiconductor，P沟道金属氧化物半导体场效应）器件沟道区的压缩应力，增强其载流子迁移率；其中使用嵌入式硅锗来形成源区或漏区，从而对沟道区施加应力。进一步提出了形成Sigma（“∑”）形凹陷以填充硅锗的技术方案，增强施加应力的效果，提高PMOS器件性能。

图1A至图1D示意性地示出现有技术中SiGe工艺各个阶段的截面图。

如图1A所示，提供形成有栅极102的衬底100，栅极102还可以具有侧墙103，在衬底中形成有Sigma形凹陷101。

如图1B所示，在Sigma形凹陷101进行种子（Seed）硅锗外延生长形成种子硅锗层104。

如图1C所示，在种子硅锗层104上进行原位掺杂硼的硅锗体（Bulk）外延生长获得原位掺杂硼的硅锗体105。

如图1D所示，在Sigma形凹陷101的种子外延层104和硅锗体105上方进行硅外延生长，获得帽（Cap）外延层106。

为了获得更高的移动性，需要更高的锗含量，但是，更高的锗含量会严重地阻止硼的扩散，结果导致高的外部电阻（External Resistance，Rex）。下表1示出了锗百分含量与外部电阻之间的对应关系：

    Ge％  18％  25％  Rex(ohm)    366    3022

表1

对应于18%的Ge百分含量，Rex为366欧姆，对应于25%的Ge百分含量，Rex为3022欧姆。

过高的外部电阻很大程度上降低了晶体管的性能。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

本发明的一个目的是提供一种半导体器件的技术方案。

根据本发明的第一方面，提供了一种半导体器件制造方法，包括：提供硅衬底，硅衬底上形成有栅结构，在硅衬底中栅结构侧方形成有Sigma形凹陷；Sigma形凹陷的内表面外延生长有种子硅锗层，种子硅锗层内外延生长有掺杂硼的硅锗体；对Sigma形凹陷内的种子硅锗层和硅锗体进行反向刻蚀以形成硅衬底表面下的凹陷；在硅衬底表面下的凹陷内进行掺杂硼的硅锗外延生长以生成掺杂硼的硅锗再生层，其中，硅锗再生层中硼的含量大于种子硅锗层中硼的含量。

可选地，该方法还包括：在硅锗再生层上进行硅外延生长形成帽（Cap）外延层。

可选地，对Sigma形凹陷内的种子硅锗层和硅锗体进行反向刻蚀以形成衬底表面下的凹陷包括：使用HCL（氯化氢）利用外延生长系统对Sigma形凹陷内的种子硅锗层和硅锗体进行反向刻蚀以形成衬底表面下的凹陷。

可选地，硅锗再生层的深度为50埃~100埃；和/或硅锗再生层中硼的浓度为1E19~1E21。

可选地，硅锗再生层中锗的掺杂浓度为20%~35%。

可选地，掺杂有硼的硅锗外延生长采用RPCVD（Reduced Pressure Chemical Vapor Deposition，减压化学气相沉积）外延工艺，工艺气体包括SiH₄、二氯二氢硅（DCS）、GeH₄、HCl、B₂H₆、H₂；工艺温度500°C~800°C；工艺压力5托（Torr）~25托。