[发明专利]半导体装置

说明书

交叉引用

本专利申请基于巴黎公约要求日本专利申请JP 2011-201303的的优先权。其公开内容通过引用并入本文。

技术领域

本发明涉及一种半导体装置，特别是具有振荡电路的半导体装置。

对移动信息终端和数字静态照相机（DSC）等的小型化在持续进行。随着终端的小型化，电池也被小型化，并且使用小容量纽扣电池的情况正在增加。出于这个原因，甚至对于在大规模集成电路（LSI）中总是工作的振荡电路也需要低的功率消耗量。

作为为这样的振荡电路供电的方法，如下的现有技术是已知的，其中来自恒压电路的电源电压被降低到一个恒定电压，并且该降低的电压被供给到振荡电路。然而，在这种传统技术中，随着电压下降的宽度增加，需要具有更高电阻值的电阻元件。当电阻元件具有较高的电阻值时，该LSI中的电阻元件需要更大的面积。

因此，需要节省LSI中的占用面积和低的功率消耗量。

结合上述内容，振荡电路被公开在专利文献1（JP2005-159786A）中。该振荡电路具有如下目标以降低消耗电流。此振荡电路具有功能部分，其抑制对振荡栅极的供电电压。该振荡电路通过使用对二极管连接方式的晶体管的阈值电压来抑制电压。

图1是根据专利文献1的振荡电路的结构的电路图。将描述图1所示的振荡电路的各部件。该振荡电路被配置有振荡选通电路部分120，第一和第二幅值抑制电路151和152，幅值放大电路109，输入侧电容器C101，输出侧电容器C102，反馈电阻103和谐振器104。振荡选通电路部分120设置有PMOS晶体管101和NMOS晶体管102。第一幅值抑制电路151设置有PMOS晶体管107。第一幅值抑制电路151还设置有二极管130，另一PMOS晶体管132和第一电流源134等，但这些元件的描述被省略。第二幅值抑制电路152设置有NMOS晶体管108。第二幅值抑制电路152还设置有第二二极管131，另一NMOS晶体管133和第二电流源135等，但这些组件的描述被省略。幅值放大电路109设置有PMOS晶体管111和NMOS晶体管112。

将描述图1所示的振荡电路的各部件的连接关系。PMOS晶体管107的源极与电源VCC连接。PMOS晶体管107的栅极和漏极共同连接到PMOS晶体管101的源极。PMOS晶体管101的栅极与NMOS晶体管102的栅极、反馈电阻103的端部之一、谐振器104的端部之一、和输入侧电容器C101的端部之一共同连接。PMOS晶体管101的漏极与NMOS晶体管102的漏极，反馈电阻103的另一端，谐振器104的另一端、输出侧电容器C102的端部之一、PMOS晶体管111的栅极和NMOS晶体管112的栅极共同连接。NMOS晶体管102的源极与NMOS晶体管108的栅极和漏极共同连接。NMOS晶体管108的源极接地。输入侧电容器C101的另一端被接地。输出侧电容器C102的另一端被接地。PMOS晶体管111的源极与电源VCC连接。PMOS晶体管111的漏极与NMOS晶体管112的漏极和输出部CKOUT共同连接。NMOS晶体管112的源极被接地。

将描述图1所示的振荡电路的操作。在第一幅值抑制电路151中，PMOS晶体管107的栅极和漏极以所谓的“二极管连接”的方式连接。因此，PMOS晶体管107漏极的电压等于从电源电压VCC降低PMOS晶体管107的阈值电压的电压。在下文中，PMOS晶体管107的阈值电压被称为Vt107。

按照相同的方式，NMOS晶体管108在第二幅值抑制电路152中采用二极管连接的方式。因此，NMOS晶体管108漏极的电压等于从地电压升高NMOS晶体管108的阈值电压的电压。在下文中，NMOS晶体管108的阈值电压被称为Vt108。

在振荡选通电路部分120中，PMOS晶体管101和NMOS晶体管102串联连接在第一幅值抑制电路151的PMOS晶体管107的漏极和第二幅值抑制电路152的NMOS晶体管108的漏极之间。因此，振荡选通电路部分120所产生的振荡信号的幅值处于比电源电压VCC低阈值电压Vt107的电压和比地电压高阈值电压Vt108的电压之间。

在这里，振荡选通电路部分120的输出信号通过反馈电阻103和谐振器104反馈到输入侧以振荡。应当注意的是，当产生了振荡选通电路部分120的振荡信号时，在输入侧电容器C101和输出侧电容器C102中执行充电操作和放电操作。伴随充电/放电操作的电流在振荡电路中被消耗。在专利文献1，通过使该振荡信号的幅值较小来减小振荡电路所消耗的功率量。

引用列表