[发明专利]提高MOM电容密度的方法

说明书

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种提高MOM电容密度的方法。

背景技术

随着半导体集成电路制造技术的不断进步，在性能不断提升的同时也伴随着器件小型化和微型化的进程。电容器是集成电路中的重要组成单元，广泛运用于存储器，微波，射频，智能卡，高压和滤波等芯片中，具体用途有带通滤波器，锁相环，动态随机存储器等等。

集成电路芯片中的电容结构多种多样，如MOS场效应管电容，PIP（poly-insulator-poly）电容，可变结电容以及后段互连中的MIM（metal-insulator-metal）电容和MOM（metal-oxide-metal）电容。存在于后段互连层中的电容结构不占用器件层的面积，且电容的线性特征要远好远其他类型的电容。

目前最常见的后段电容结构有两种：其一，如图9所示的金属-绝缘层-金属的（MIM）平板电容模型，其典型结构是将水平方向平行的金属板40叠成数层，并将所述介电层41间隔于所述金属板41之间，所形成的堆叠结构即为MIM电容器。常见的MIM电容器结构是由铜金属层-氮化硅介质层-坦金属层的三明治结构。MIM电容器尽管结构简单，但形成至少两层金属板40的工艺步骤繁杂，从而增加了制造成本。其二，如图10（a）、图10（b）所示的MOM电容，其主要是利用上下两层金属导线50及同层金属之间的整体电容。所述MOM电容器可以用现有的的互连制造工艺来实现，即可以同时完成MOM电容与铜互连结构。且电容密度较高，还可以通过堆叠多层MOM电容来实现较大的电容值，因此在高阶制程有更为广泛的应用。但是，在现有工艺中，因为MOM电容与互连结构同时完成，所以其介质厚度由通孔的高度和金属线的厚度决定。该厚度会影响金属线的方块电阻，通孔的电阻值，互连层的机械性能及可靠性，而无法独立更改。因此，MOM电容密度受互连工艺参数决定而在传统工艺中较难实现电容密度的提高和调整。

随着芯片尺寸的减少及性能对大电容的需求，如何在有限的面积下获得高密度的电容成为一个非常有吸引力的课题。根据电容公式为了获得较高单位面积的电容密度，通常采用的方法有三种：

第一、采用更高介电常数的介电材料来提高电容密度。但是目前可用的高介电材料有限，可以与现有后段工艺结合的更少，因此换用高介电常数材料的提升电容密度的方法运用较少。

第二、根据物理学电容计算原理，减少两极板的距离也可以增大电容。而在具体制造过程中就是减少介质层的厚度。但是很显然的是，介质层厚度降低，则在同等工作电压下，介质材料所承受的电场强度也相应增加。而介质材料的耐击穿程度是一定的，为了获得可靠的器件减少击穿损坏的危险，通常利用减少介质的厚度来实现电容密度提高的程度是有限的，而且牺牲了耐击穿的可靠性。

第三、在单层电容器的结构下，利用起伏的形貌或者半球状晶粒，增加单位面积上的电容极板面积，如中国专利CN1199245A揭露的技术方案，即利用粗糙的高低起伏表面来提高电容器两极板之间的交叠面积，达到提高电容密度的效果。但是这种方法所能提高的幅度有限，而且高低起伏的形貌对工艺带来很大难度。

另外，中国专利CN1624894A所揭露的技术方案为一种利用互连线上下两层，及层间介质层作为电容的多层金属层电容器堆叠。该方法根本目的在于利用较厚的金属层间介质作为电容器的介质层而使电容的击穿电压增大。然而由于介质层太厚，所以电容密度很低，即便叠加多层也难以达到普通单层电容器水平。此外，这种方法需要占用多个互连层的空间，在这些电容存在的所有互联层区域都不能存在其它互连线，因此芯片的后段可用布线面积大幅降低，不利于器件的小型化，也为电路设计带来困难。

故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了发明一种提高MOM电容密度的方法。

发明内容

本发明是针对现有技术中，传统的提高MOM电容密度的方法对电容密度的提升改善有限、工艺难度大，以及芯片的后段可用布线面积大幅降低，不利于器件的小型化，也为电路设计带来困难等缺陷提供一种提高MOM电容密度的方法。

为了解决上述问题，本发明提供一种提高MOM电容密度的方法，所述提高MOM电容密度的方法包括：

执行步骤S1：在具有金属互连结构的衬底上依次沉积所述刻蚀阻挡层、低介电常数介质层、缓冲层、刻蚀调整层、金属硬掩模层，以及上覆层，形成晶片；

执行步骤S2：在所述上覆层表面涂覆所述光阻并光刻、刻蚀，所述金属互连区的刻蚀停止在所述刻蚀调整层上，以形成所述金属互连结构的第一沟槽图形；