[发明专利]一种铜互连制作方法

说明书

技术领域

本发明涉及半导体制造领域铜互连大马士革制造工艺，尤其涉及一种铜互连制作方法。 

背景技术

随着半导体芯片的集成度不断提高，晶体管的特征尺寸不断缩小。在晶体管的特征尺寸进入到130纳米技术节点之后，由于铝的高电阻特性，铜互连逐渐替代铝互连成为金属互连的主流，现在广泛采用的铜导线的制作方法是大马士革工艺的镶嵌技术，其中沟槽优先双大马士革工艺是实现铜导线和通孔铜一次成形的方法之一。如图1a-1f为沟槽优先双大马士革工艺的结构流程示意图。如图1a所示，在衬底硅片11上首先沉积低介电常数介质层12；如图1b所示，在低介电常数介质层12上涂布第一光刻胶13；如图1c所示，通过光刻和刻蚀工艺，去除第一光刻胶13，在低介电常数介质层12中形成金属槽结构14；如图1d所示，在低介电常数介质层12上表面和金属槽结构14的侧壁和底部上涂布第二光刻胶15；如图1e所示，再通过光刻和刻蚀工艺，去除第二光刻胶15，在金属槽结构14中直至形成衬底硅片11的上表面形成通孔16；如图1f所示，再利用金属沉积和化学机械研磨工艺，在金属槽结构14和通孔16中填充金属材料，形成导线金属17和通孔金属18。

在晶体管的特征尺寸微缩进入到32纳米技术节点后，单次光刻曝光不能满足制作密集线阵列图形所需的分辨率，于是双重图形(double patterning)成形技术被广泛应用于制作32纳米以下技术节点的密集线阵列图形。图2a -2e为双重图形成形技术的结构流程示意图。如图2a所示，在衬底硅片21上依次沉积衬底膜22、硬掩膜23和第一光刻胶24；如图2b所示，利用曝光、显影和刻蚀工艺，去除第一光刻胶24，在硬掩膜23中形成第一光刻图形25和金属槽结构26，且第一光刻图形25和金属槽结构26的长度比例为1:3；如图2c所示，在衬底膜22的上表面、第一光刻图形25的上表面及侧面、金属槽结构26的侧壁和底部上涂布第二光刻胶27;如图2d所示，利用曝光和显影工艺，在第二光刻胶27中形成第二光刻图形28，同时去除剩余的第二光刻胶27，且第二光刻图形28和金属槽结构26的长度比例为1:3，同时第二光刻图形28位于金属槽结构26的中间位置；如图2e所示，利用刻蚀工艺，去除衬底膜22上的第一光刻图形25和第二光刻图形28，在衬底膜22中至衬底硅片21的上表面形成目标线条29和金属槽结构210，且目标线条29和金属槽结构210的长度比例为1:1，即目标线条29和金属槽结构210组合形成密集线阵列图形。双重图形成形技术需要两次光刻和刻蚀，其成本远大于传统的单次曝光成形技术。因此，降低双重图形成形技术的成本成为新技术开发的方向之一。美国专利（US20100190104）提出在第一光刻图形显影后，在第一光刻胶上涂布含烷氧基的高分子固化材料固化第一光刻胶中第一光刻图形的方法。采用此方法后的双重图形成形工艺过程缩减为光刻-光刻-刻蚀，省略了原工艺中的第一刻蚀步骤，从而有效地降低了双重图形成形技术的成本。此种方法也称作双重曝光技术。

发明内容

针对上述存在的问题，本发明揭示了一种铜互连制作方法，主要是一种采用双重曝光技术和可形成硬膜的光刻胶来制作双大马士革金属互连的工艺。  

本发明的目的是通过下述技术方案实现的：

一种铜互连制作方法，其中，包括以下步骤：

S1：在一衬底硅片上沉积一介质层；

S2：在所述介质层上涂布第一光刻胶；

S3：曝光、显影后，去除部分所述第一光刻胶至所述介质层的上表面，于剩余第一光刻胶中形成第一金属槽结构；

S4：涂布化学微缩材料覆盖所述剩余第一光刻胶的上表面和所述第一金属槽结构的底部及其侧壁；

S5：加热所述化学微缩材料，去除多余化学微缩材料后，于所述剩余第一光刻胶的表面形成隔离膜； 

S6：涂布第二光刻胶充满固化工艺后的所述第一金属槽结构并覆盖所述隔离膜的上表面；

S7：曝光、显影后，去除部分所述第二光刻胶至所述介质层的上表面，在位于所述第一金属沟槽结构上方的剩余第二光刻胶中形成通孔结构；

S8：以所述剩余第二光刻胶为掩膜，刻蚀所述介质层至所述衬底硅片的上表面，去除所述剩余第二光刻胶，形成第一通孔；去除所述隔离膜后，以所述剩余第一光刻胶为掩膜，继续刻蚀部分所述剩余介质层，去除所述剩余第一光刻胶，形成第一金属槽；  

S9：在所述第一通孔和所述第一金属槽内填充金属材料，形成通孔金属和导线金属。

上述的铜互连制作方法，其中，在执行S1步骤时，所述介质层为低介电常数介质层。