[发明专利]锗硅多晶硅栅BiCMOS器件及制造方法有效

专利信息
申请号: 201210325701.3 申请日: 2012-09-05
公开(公告)号: CN103050493A 公开(公告)日: 2013-04-17
发明(设计)人: 段文婷;刘冬华;钱文生;胡君;石晶 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L27/06 分类号: H01L27/06;H01L21/8249
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 丁纪铁
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 多晶 bicmos 器件 制造 方法
【说明书】:

技术领域

发明涉及半导体制造领域,具体是涉及一种锗硅多晶硅栅BiCMOS(Bipolar Complementary Metal-Oxide-Semiconductor Transistor)器件,本发明还涉及所述锗硅多晶硅栅BiCMOS器件的制造方法。

背景技术

锗硅HBT(Heterojunction Bipolar Transistor)是超高频器件的良好选择,首先其利用锗硅与硅的能带差别,提高发射区的载流子注入效率,增大器件的电流放大倍数;其次利用锗硅外基区的高掺杂,降低基区电阻,提高特征频率;另外锗硅工艺基本与硅工艺相兼容,因此锗硅HBT已经成为超高频器件的主流之一。锗硅多晶硅栅的BiCMOS中包含有锗硅HBT和CMOS器件,一般在制作该类型器件时,锗硅HBT的发射极和CMOS的栅极是通过两次步骤制作完成的,制作工艺较复杂,同时使用了两层掩膜版,不利于制造成本的降低。

发明内容

本发明所要解决的技术问题是提供一种锗硅多晶硅栅BiCMOS器件,其锗硅HBT的基区与CMOS的栅极同步制作。

本发明所要解决的另一技术问题是提供所述锗硅多晶硅栅BiCMOS器件的制造方法。

为解决上述问题,本发明所述的一种锗硅多晶硅栅BiCMOS器件,其内部包含HBT及CMOS:

所述HBT,在硅衬底中具有位于两浅槽隔离结构之间的集电区,集电区下具有N型赝埋层,在集电区之上的硅衬底表面覆盖有锗硅,所述锗硅覆盖整个集电区,并两端延伸进入浅槽隔离结构之上,锗硅与浅槽隔离结构之间间隔有氧化层及多晶硅,使集电区与浅槽隔离结构相接区域上方的锗硅上表面具有台阶,台阶处覆盖有氧化膜和氮化膜,台阶及台阶之间的区域具有多晶硅,所述多晶硅及锗硅的两端均具有氧化物侧墙。

所述CMOS,包含PMOS及NMOS,所述PMOS器件靠近HBT,具有N型阱位于两浅槽隔离结构之间,N型阱底部具有N型赝埋层,在N型阱中两边靠近浅槽隔离结构的硅表面处具有轻掺杂源漏区,轻掺杂源漏区中分别包含有源漏区,轻掺杂源漏区之间的硅表面上依次覆盖栅氧化层、多晶硅及锗硅,形成PMOS的栅极结构,所述栅极结构的沟道两端具有氧化物侧墙。

所述NMOS,具有P型阱位于两浅槽隔离结构之间,P型阱底部具有P型赝埋层,在P型阱中两边靠近浅槽隔离结构的硅表面处具有轻掺杂源漏区,轻掺杂源漏区中分别包含有源漏区,轻掺杂源漏区之间的硅表面上依次覆盖栅氧化层、多晶硅及锗硅,形成NMOS的栅极结构,所述栅极结构的沟道两端具有氧化物侧墙。

在整个硅表面具有层间介质,多个接触孔分别穿通层间介质将HBT的发射极及基极、PMOS及NMOS的栅极、源极、漏极引出,多个深接触孔更穿通层间介质以及浅槽隔离结构将HBT的集电极以及PMOS和NMOS的P型阱和N型阱引出。

本发明所述的一种锗硅多晶硅栅BiCMOS器件的制造方法,包含如下工艺步骤:

步骤1:在轻掺杂的P型硅衬底上淀积一层二氧化硅和氮化硅阻挡层,利用浅槽隔离工艺刻蚀出多个沟槽以隔离出HBT及CMOS区,对HBT区和PMOS区进行N型赝埋层注入,对NMOS区进行P型赝埋层注入,浅槽隔离沟槽中填充二氧化硅后,对PMOS区进行N型阱注入,NMOS区进行P型阱注入,完成之后去除整个衬底表面的阻挡层。

步骤2:在整个硅衬底表面依次淀积栅氧化层及多晶硅,光刻打开HBT区域窗口进行集电区注入。

步骤3:整个硅衬底表面淀积锗硅外延,锗硅外延上再依次淀积氧化层及氮化层,通过光刻打开HBT区域的氧化层及氮化层发射区窗口。

步骤4:淀积发射区多晶硅并对发射极多晶硅掺杂,使用光刻胶定义出发射区区域,刻蚀掉发射区区域以外的多晶硅、氮化层及氧化层。

步骤5:去除光刻胶,再对锗硅外延进行一次光刻形成HBT的锗硅基区及CMOS的锗硅多晶硅栅。

步骤6:对NMOS进行轻掺杂源漏注入及PMOS轻掺杂源漏注入后,HBT及PMOS和NMOS同时生长形成氧化物侧墙。

步骤7:对PMOS进行P型源漏注入及对NMOS进行N型源漏注入,器件表面淀积层间介质,并制作接触孔引出HBT及CMOS的各电极及CMOS的N型阱和P型阱。

较佳地,所述步骤2中淀积的多晶硅厚度为较佳地,所述步骤3中淀积的锗硅外延厚度为锗硅外延的掺杂浓度为1x1018~1x1019CM-3

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210325701.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top