[发明专利]MOS晶体管的制作方法

说明书

技术领域

本发明属于半导体制造领域，特别是涉及一种MOS晶体管的制作方法。

背景技术

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术(Embedded SiGe Technology)以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗(SiGe)之间的晶格失配对沟道区域产生压应力。现有技术中有许多关于嵌入式硅锗技术PMOS晶体管的专利以及专利申请，例如2011年6月15日公开的公开号为CN102097491A的中国专利申请文献中公开的嵌入式硅锗技术的PMOS晶体管的形成方法。

图1至图5是现有的嵌入式硅锗技术PMOS晶体管的形成方法的剖面结构示意图，具体如下，请参考图1，提供半导体衬底10，在所述半导体衬底10上形成伪栅结构11，所示伪栅结构11包括形成在衬底10上的栅介质层11 1及形成在栅介质层111上的伪栅电极112。所述伪栅结构11上具有硬掩膜层12，在所述伪栅结构11两侧形成LDD结构13；形成所述LDD结构之后，在所述伪栅结构11和硬掩膜12的两侧形成侧墙14；请参考图3，以所述侧墙14为掩膜，刻蚀半导体衬底10，在所述侧墙14两侧形成sigma形凹槽15；请参考图4，形成sigma形凹槽15之后，在所述sigma形凹槽15内填充满硅锗材料16；请参考图5，对所述硅锗材料16进行离子注入形成源极和漏极；离子注入后，在所述sigma形凹槽15内的硅锗材料表面形成金属硅化物17。

但是，利用现有技术形成的PMOS晶体管性能不好。

发明内容

本发明要解决的技术问题是利用现有技术形成的PMOS晶体管性能不好。

为解决上述问题，本发明提供了一种MOS晶体管的形成方法，所述方法包括：

提供衬底，在所述衬底上形成伪栅结构，所述伪栅结构包括栅介质层和位于所述栅介质层上的伪栅电极，在所述伪栅结构两侧形成第一侧墙；

以所述伪栅结构和第一侧墙为掩膜，刻蚀所述衬底，在伪栅结构两侧的衬底中形成凹槽；

在所述凹槽内填充满半导体材料；

形成半导体材料后，在所述第一侧墙之间形成牺牲层，所述牺牲层的厚度小于所述第一侧墙的高度；

形成介质层，覆盖所述牺牲层、第一侧墙和所述伪栅结构；

对所述介质层进行回刻蚀，在所述伪栅结构两侧、第一侧墙上形成第二侧墙；

去除所述牺牲层。

可选的，所述MOS晶体管为PMOS晶体管，所述半导体材料为锗硅材料；或者，所述MOS晶体管为NMOS晶体管，所述半导体材料为碳化硅材料。

可选的，在所述第一侧墙之间形成牺牲层，所述牺牲层的厚度小于所述第一侧墙的高度包括：

在所述伪栅结构、第一侧墙及所述半导体材料表面形成牺牲层；

对牺牲层进行平坦化至伪栅结构；

平坦化牺牲层后，对所述牺牲层进行回刻至露出第一侧墙，并且使所述牺牲层的厚度小于第一侧墙的高度。

可选的，所述牺牲层的材料为非晶碳，去除所述牺牲层的方法为灰化。

可选的，所述灰化工艺的参数包括：O₂流量为100sccm～500sccm，等离子体发生功率为1000W～2000W，反应时间为60s～120s。

可选的，所述非晶碳的形成方法为化学气相沉积或原子层沉积。

可选的，所述伪栅结构上形成有掩膜层。

可选的，所述牺牲层的厚度为伪栅结构与掩膜层高度和的二分之一至三分之二。

可选的，所述介质层的厚度为伪栅结构与掩膜层高度和的二十分之一至四分之一。

可选的，所述介质层为单层结构或双层结构。

可选的，所述单层结构的介质层的材料为氮化硅。

可选的，所述双层结构的介质层包括二氧化硅层、位于所述二氧化硅层上的氮化硅层。

可选的，所述凹槽为sigma形凹槽，所述sigma形凹槽的形成方法包括：

以所述伪栅结构、第一侧墙为掩模，利用各向异性的干法刻蚀在衬底中预形成源极及漏极的区域形成矩形凹槽；