[发明专利]成膜装置、基板处理装置及等离子体产生装置

说明书

技术领域

本发明涉及一种用于对基板进行等离子体处理的成膜装置、基板处理装置及等离子体产生装置。

背景技术

作为对半导体晶圆等基板（以下称为“晶圆”）进行例如氧化硅膜（SiO₂）等薄膜的成膜的方法之一，可列举出按顺序将互相反应的多种处理气体（反应气体）供给到晶圆表面而层叠反应生成物的ALD（Atomic Layer Deposition）法。作为利用该ALD法进行成膜处理的成膜装置，例如，如专利文献1所记载的那样，公知有如下的装置：使多张晶圆在设于真空容器内的旋转台上沿着周向排列，并且例如使旋转台相对于以与旋转台相对的方式配置的多个气体供给部进行相对旋转，从而按顺序向上述晶圆供给各处理气体。

但是，在ALD法中，与通常的CVD（Chemical Vapor Deposition）相比，由于晶圆的加热温度（成膜温度）是例如300℃左右的较低的温度，因此，例如有时处理气体中所含有的有机物等作为杂质混入到薄膜中。因此，例如，如专利文件2所记载的那样，想到通过进行薄膜的成膜的同时使用等离子体进行改性处理，能够从薄膜中去除这样的杂质或减少杂质。

但是，若欲在上述的成膜装置之外另行设置用于进行等离子体处理的装置来进行改性处理，则有时与在上述的成膜装置和用于进行等离子体处理的装置之间输送晶圆的时间相应地产生时间损失而导致生产率降低。另一方面，在将用于产生等离子体的等离子体源组合设置在成膜装置中而一边进行成膜处理一边进行改性处理或在成膜处理结束后进行改性处理的情况下，有可能因等离子体而对在晶圆的内部形成的布线结构造成电损伤。因此，若为了抑制等离子体对晶圆造成的损伤而使等离子体源与晶圆分开，则在进行成膜处理的压力条件下，等离子体中的离子、自由基等活性种容易发生失活，因此，有可能活性种难以到达晶圆而不能进行良好的改性处理。

在专利文献3～5中，记载了利用ALD法进行薄膜的成膜的装置，但是没有记载上述问题。

专利文献1：日本特开2010－239102

专利文献2：日本特开2011－40574

专利文献3：美国专利公报7，153，542号

专利文献4：日本专利3144664号公报

专利文献5：美国专利公报6，869，641号

发明内容

本发明是鉴于这种情况而提出的，其目的在于提供一种能够在对基板进行等离子体处理时抑制等离子体对基板造成的损伤的成膜装置、基板处理装置及等离子体产生装置。

更详细地说，根据本发明的实施例，一种成膜装置，其在真空容器内进行多次按顺序供给第一处理气体和第二处理气体的循环而对基板进行成膜处理，其特征在于，该成膜装置包括：旋转台，在其一个面侧形成有用于载置基板的基板载置区域，该旋转台能够使上述基板载置区域在上述真空容器内公转；第一处理气体供给部和第二处理气体供给部，其用于向在该旋转台的周向上彼此借助分离区域而分开的区域分别供给第一处理气体和第二处理气体；等离子体产生气体供给部，其为了对基板进行等离子体处理而向上述真空容器内供给等离子体产生用气体；天线，为了利用电感耦合来使等离子体产生用气体等离子体化，该天线以与上述基板载置区域相对的方式设置且以绕纵向的轴线进行卷绕而成；法拉第屏蔽件，为了阻止在上述天线的周围产生的电场和磁场中的电场成分通过，该法拉第屏蔽件以介于上述天线与基板之间的方式设置且由接地的导电性的板状体构成，上述法拉第屏蔽件包括：狭缝，为了使在上述天线的周围产生的电场和磁场中的磁场成分通过而到达基板侧，该狭缝形成于上述板状体，该狭缝分别在与上述天线的卷绕方向正交的方向上延伸，并且沿该天线的卷绕方向排列；窗部，其在上述板状体中的被上述狭缝包围的区域开口，用于确认等离子体的发光状态，在上述窗部与上述狭缝之间，以包围上述窗部的方式设有接地的导电通路，使该窗部与上述狭缝不连通，在上述狭缝的与上述窗部侧相反的一侧的端部，以包围该狭缝的方式设有接地的导电通路。