[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种在半导体器件栅极两侧的衬底中形成袋状注入区的方法。

背景技术

随着半导体器件向高密度和小尺寸发展，金属-氧化物-半导体（MOS）晶体管是主要的驱动力。驱动电流和热载流子注入是MOS晶体管设计中最为重要的两个参数。传统设计通过控制栅极介质层、沟道区、阱区、源/漏延伸区的掺杂形状、袋状注入区及源/漏区的注入形状和热预算等来获得预期的性能。

执行袋状区离子注入的目的是形成袋状注入区将栅极下方的低掺杂源/漏结包裹住，从而有效抑制住由漏致势垒降低（DIBL）所导致的短沟道效应。实施所述袋状区离子注入时，注入离子的入射方向相对于与衬底相垂直的方向偏移一定的角度，所述角度最大为45度。此时，栅极两侧只有很薄的氧化物侧壁对其进行保护，因此，所述注入离子将会进入所述栅极中。由于进入所述栅极中的注入离子对栅极介质层和栅极之间的界面电荷起到一定的补偿作用，因此，所述袋状区离子注入导致栅极耗尽区的波动，此波动效应又转而造成半导体器件阈值电压的不匹配特性的放大，最终影响半导体器件的正常工作。

因此，需要提出一种方法，在实施所述袋状区离子注入时，不会引发所述栅极耗尽区的波动，从而使半导体器件阈值电压的不匹配特性满足器件设计时预定的要求。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成一氧化硅层和一氮化硅层；蚀刻所述氮化硅层和所述氧化硅层，以在所述半导体衬底上形成一虚拟栅极结构；执行一低掺杂离子注入，以在所述半导体衬底中形成未激活的低掺杂源/漏区；执行一袋状区离子注入，以在所述半导体衬底中形成未激活的袋状区；在所述半导体衬底上形成一牺牲层，以覆盖所述虚拟栅极结构；研磨所述牺牲层，以露出所述虚拟栅极结构的顶部；去除所述虚拟栅极结构，以获得用于形成栅极结构的凹槽；在所述凹槽中形成所述栅极结构；在所述栅极结构的两侧形成紧靠所述栅极结构的侧壁结构；执行一重掺杂离子注入并退火，以在所述半导体衬底中形成重掺杂源/漏区。

进一步，采用化学气相沉积工艺形成所述氧化硅层和所述氮化硅层。

进一步，在所述袋状区离子注入之后，还包括执行一快速热退火工艺的步骤。

进一步，所述快速热退火步骤分两次进行，即在所述低掺杂离子注入之后进行第一次快速热退火步骤以及在所述袋状区离子注入之后进行第二次快速热退火步骤。

进一步，所述袋状区离子注入的离子与所述低掺杂离子注入的离子导电类型相反。

进一步，采用化学气相沉积工艺形成所述牺牲层。

进一步，所述牺牲层的材料为氧化物。

进一步，以所述牺牲层为掩膜，采用等离子体蚀刻工艺实施所述虚拟栅极结构的去除。

进一步，在所述凹槽中形成所述栅极结构的工艺步骤包括：在所述凹槽的底部先形成一栅极介质层；再在所述半导体衬底上形成一栅极材料层，以完全填充所述凹槽；然后，研磨所述栅极材料层，以露出所述牺牲层；最后，去除所述牺牲层。

进一步，所述侧壁结构包括至少一层氧化物层和/或至少一层氮化物层。

根据本发明，在实施所述袋状区离子注入时，注入离子不会对所述半导体器件的栅极结构造成任何影响。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1J为本发明提出的在半导体器件栅极两侧的衬底中形成袋状注入区的方法的各步骤的示意性剖面图；

图2为本发明提出的在半导体器件栅极两侧的衬底中形成袋状注入区的方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的在半导体器件栅极两侧的衬底中形成袋状注入区的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。