[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成嵌入式锗硅的方法。

背景技术

随着半导体器件尺寸的不断减小，对于金属-氧化物-半导体场效应晶体管（MOSFET）而言，通常采用各种应力技术来增大通过MOS晶体管的电流，例如双应力线（DSL）、应力记忆技术（SMT）、嵌入式锗硅等。

对于PMOS晶体管而言，尤其是制造工艺节点在45nm以下时，嵌入式锗硅是常用的应力技术。为了给予PMOS晶体管的沟道区足够大的应力，通常先在PMOS晶体管的源/漏区中形成∑状凹槽，再在所述∑状凹槽中外延生长锗硅层。形成所述∑状凹槽的步骤包括：如图1A所示，先利用干法蚀刻在半导体衬底100中形成碗状凹槽101；如图1B所示，再利用湿法蚀刻在所述半导体衬底100的不同晶向上的蚀刻速率的不同，即相对于所述半导体衬底100的水平及垂直方向的蚀刻速率快，其它方向蚀刻速率慢的特点，在所述半导体衬底100中形成∑状凹槽102。

对于所述蚀刻速率相对较慢的晶向而言，例如衬底的<111>晶向，所述湿法蚀刻过程结束之后，所述∑状凹槽的位于该晶向的晶面上将会产生物理性质较差的点位，这些点位源于蚀刻电浆的轰击。在后续的形成嵌入式锗硅的过程中，锗硅在这些点位的生长受到影响，容易出现层错缺陷，进而影响对形成的嵌入式锗硅的厚度均一性的控制。最终，所形成的嵌入式锗硅的各部分高低深浅不一，其整体对PMOS晶体管的沟道区施加的应力也会减弱。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底的源/漏区中形成碗状凹槽或垂直凹槽；依次执行一湿法清洗过程和一高温退火过程；蚀刻所述碗状凹槽或所述垂直凹槽，以形成∑状凹槽；在所述∑状凹槽中形成嵌入式锗硅层。

进一步，所述形成碗状凹槽的过程包括：先对所述半导体衬底的源/漏区进行第一蚀刻以形成凹槽，然后对所述凹槽进行第二蚀刻。

进一步，所述第一蚀刻为采用干法蚀刻工艺的纵向蚀刻。

进一步，所述第二蚀刻为采用干法蚀刻工艺的各向同性蚀刻。

进一步，所述湿法清洗过程包括以下步骤：先采用浓度为20-90ppm的臭氧水处理所述碗状凹槽或所述垂直凹槽，处理时间为1-2min；再采用浓度为1:500-1:1000的稀释的氢氟酸处理所述碗状凹槽或所述垂直凹槽，处理时间为10-20s。

进一步，所述高温退火的温度大于1050℃。

进一步，所述形成∑状凹槽的蚀刻为湿法蚀刻。

进一步，所述湿法蚀刻包括以下步骤：先采用浓度为1:100-1:500的稀释的氢氟酸处理所述碗状凹槽或所述垂直凹槽，处理时间为1-3min；再采用浓度为1-5％的四甲基氢氧化铵溶液处理所述碗状凹槽或所述垂直凹槽，处理时间为1-3min，处理温度为25-50℃。

进一步，所述四甲基氢氧化铵溶液的浓度为2.38％。

进一步，在形成所述∑状凹槽之后，还包括执行一预清洗过程的步骤。

进一步，所述预清洗过程采用的清洗液是氨水、双氧水和水的混合物以及稀释的氢氟酸的组合。

进一步，所述预清洗过程采用的清洗液是臭氧水、氨水、双氧水和水的混合物以及稀释的氢氟酸的组合。

进一步，采用选择性外延生长工艺形成所述嵌入式锗硅层。

进一步，在形成所述嵌入式锗硅层之前，在所述∑状凹槽的底部先形成一籽晶层。

进一步，所述籽晶层为一薄层单晶硅层或者一具有低锗含量的锗硅层。

进一步，在形成所述嵌入式锗硅层之后，在所述嵌入式锗硅层上形成一帽层。

进一步，所述帽层为一单晶硅层或者一具有低锗含量的锗硅层。

进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

根据本发明，可以抑制所形成的嵌入式锗硅中的层错缺陷的发生，更好地控制其整体厚度的均一性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A为采用现有技术形成嵌入式锗硅的过程中于衬底中形成的碗状凹槽的示意性剖面图；

图1B为采用现有技术形成嵌入式锗硅的过程中于衬底中形成的∑状凹槽的示意性剖面图；