[发明专利]改进可调节的ESD保护器件

说明书

优先权

本申请要求于2011年9月29日提交的美国临时申请序列号61/540,887(代理人卷号：24061.1970)的优先权，其全部内容结合于此作为参考。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及ESD保护器件。

背景技术

半导体集成电路(IC)行业经历了快速成长。IC材料和设计方面的技术发展已经产生了数代IC，每一代都具有比前一代更小且更复杂的电路。但是，这些发展增加了处理和制造IC的复杂性，并且对于将要实现的发展，需要IC处理和制造方面的类似开发。在集成电路的演进过程中，功能密度(即，每单位芯片面积上的互连器件的数量)通常都会增加，而几何尺寸(即，可以使用制作工艺创建的最小部件(或线路))会减小。这种按比例缩小的工艺通常通过增加生产效率并且降低相关成本来提供优势。这种按比例缩小还产生了相对较高的功耗值，这可以通过使用诸如互补金属氧化物半导体(CMOS)器件的低功耗器件来解决。

静电放电(ESD)是IC的重要问题。如果ESD事件处理不当，则ESD事件会产生损坏IC上的部件的高电压。为了避免这种ESD损坏，很多现代IC都装配有ESD保护器件。ESD保护器件可用于在ESD事件期间将电流从IC上的其他器件转移走，从而保护这些部件防止被ESD事件的损坏。不幸地是，现有的ESD保护器件通常会具有诸如过大的芯片面积占用、由于具有噪声功率的应用而降低性能、以及缺少可能会导致电路设计问题的可调节性的缺陷。

因此，尽管现有的ESD保护器件通过足以用于它们的期望目的，但是它们并不是在每个方面都完全令人满意的。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种装置，包括：双极结型晶体管(BJT)器件，包括：集电极，设置在衬底中，所述集电极包括第一掺杂元件以及设置在所述第一掺杂元件上方的第二掺杂元件，其中，所述第一掺杂元件和所述第二掺杂元件均具有第一掺杂极性，并且所述第二掺杂元件的掺杂浓度等级高于所述第一掺杂元件的掺杂浓度等级；基极，设置在所述衬底中并与所述集电极相邻，所述基极包括具有不同于所述第一掺杂极性的第二掺杂极性的第三掺杂元件，其中，在所述第三掺杂元件与所述第一掺杂元件或所述第二掺杂元件形成pn结；以及发射极，设置在所述基极上方，所述发射极包括具有所述第一掺杂极性的第四掺杂元件，其中，所述第四掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级。

在该装置中：所述集电极还包括设置在所述第二掺杂元件上方的第五掺杂元件；所述第五掺杂元件具有所述第一掺杂极性；并且所述第五掺杂元件的掺杂浓度等级高于所述第二掺杂元件的掺杂浓度等级。

在该装置中：所述基极还包括设置在所述第三掺杂元件上方的第六掺杂元件；所述第六掺杂元件具有所述第二掺杂极性；所述第六掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级；以及另一pn结形成在所述第四掺杂元件和所述第六掺杂元件之间。

在该装置中：所述第一掺杂极性是p型掺杂极性；并且所述第二掺杂极性是n型掺杂极性。

在该装置中，所述集电极和所述基极均设置在隐埋层上方，所述隐埋层具有所述第二掺杂极性。

在该装置中，所述基极具有为环型、带型、点型以及浮置型中的一种的拾取器类型。

在该装置中：第一距离从所述pn结延伸到所述集电极的区域中；第二距离从所述pn结延伸到所述发射极的区域中；并且调节所述第一距离和所述第二距离，从而使得所述BJT器件的击穿电压、导通电压以及保持电压基本上相同。

在该装置中，所述发射极和所述集电极通过电介质隔离结构分离。

在该装置中，所述装置是静电放电(ESD)保护器件，并且所述ESD器件与集成电路(IC)芯片内部的电路电耦合。

根据本发明的另一方面，提供了一种静电放电(ESD)保护器件，包括：衬底；双极结型晶体管(BJT)器件的集电极部件，形成在所述衬底中，其中，以使所述集电极部件接近所述衬底的表面的部分比所述集电极部件远离所述衬底的表面的部分更重掺杂的方式来渐进地掺杂所述集电极部件；所述BJT器件的基极部件，形成在所述衬底中，所述基极部件与所述集电极部件形成第一pn结；以及所述BJT器件的发射极部件，形成在所述基极部件上，所述发射极部件与所述基极部件形成第二pn结；其中，与所述集电极部件和所述发射极部件相反地掺杂所述基极部件。

在该ESD保护器件中，所述集电极部件包括在所述衬底的表面处形成的重掺杂区。