[发明专利]具有边缘端部结构的沟槽半导体器件及其制造方法

说明书

半导体器件及其形成方法的实施例包括提供具有顶表面、底表面、有源区和边缘区的半导体衬底，以及在半导体衬底的有源区中的第一沟槽中形成栅结构。在半导体衬底的边缘区中的第二沟槽中形成端部结构。端部结构具有面向有源区的侧面和面向器件周界的侧面。方法进一步包括在邻近栅结构的两侧面的半导体衬底中形成具有第一导电类型的第一和第二源区。在邻近端部结构的面向有源区的侧面的半导体衬底中形成第三源区。例如，半导体器件可为沟槽金属氧化物半导体器件。

技术领域

实施例大体上涉及半导体器件，以及更具体地涉及包括边缘端部结构的沟槽功率器件。

背景技术

采用沟槽结构的半导体器件是本领域的公知常识。图1是现有的N-沟道沟槽金属氧化物半导体器件100的简化截面视图，其采用沟槽结构以用作控制栅。器件100包括例如单晶硅的N+衬底110，其作为器件100的漏极，以及在衬底110上提供漏极接触112和漏极连接114。N层120通常通过外延形成在衬底110上。在器件100的有源区170中，P-体区130被设置从表面132延伸进入N层120。N+源区134被设置为从表面132延伸进入P-体区130。

栅结构形成在沟槽中，其从表面132通过P-体区130延伸进入器件100以及进入N层120。该沟槽一般在各源区134之间的中心。N层120在该栅结构下面的部分122作为器件100的漂移空间。栅极氧化物152形成在沟槽的露出的内表面上，以及导电栅电极154被设置为大体上填充该沟槽。接触136被设置在源区134(以及部分P-体区130)上，以及该接触136耦合至源连接138。接触156被设置在栅电极154上且耦合至栅连接158。当施加合适的偏压时，源-漏电流160从源区134流经在P-体区130中的N-沟道区域140并且通过层120的N漂移空间部分122至作为器件100的漏极的衬底110，如上所指出的。

在器件100的边缘区域180中，提供P-边缘区域182以防止在该边缘区域180的击穿。该P-边缘区域182从表面132延伸进入N层120至一个比P-体区130的深度更大的深度。在器件100的制造中，使用传统掩模和注入工艺形成该P-边缘区域182，其与用于制造该P-体区130的掩模和注入工艺不同。

虽然通常该P-边缘区域182足以防止边缘区域180的击穿，但是含有该P-边缘区域182会有多种缺点。例如，使用不同的掩模和注入步骤以形成该P-边缘区域182，且该P-边缘区域182形成过程中使用的掩模可造成半导体表面的粗糙。此外，该P-边缘注入可能在该半导体中造成潜在的损害和薄弱，这潜在地产生缺陷，其可能增大在器件100的边缘区域180中的实质的栅-至-源泄漏电流(例如，IGSS故障)的发生。此外，邻近端部的P-边缘区域(未示出)可导致寄生器件(PMOS)和潜在的源-至-源的泄漏。此外，P-边缘区域182的形成可能为器件100的制造工艺增加大约百分之10至15的额外成本。

相应地，目前正需要可以克服这些问题且提供改善的性能的改进的器件结构、材料和制造方法。此外还期望采用的该方法、材料和结构与目前的制造能力和材料兼容，且对于现有的制造工序而言无需实质的调整，或无需增加制造成本。此外，结合附图和在前的技术领域和背景，从下面的具体描述以及所附的权利要求可显而易见地得到各种实施例的其他期望的特征和特性。

发明内容

根据本发明的一个方面，提供一种用于形成半导体器件的方法，包括：提供具有顶表面、底表面、有源区和边缘区的半导体衬底；在半导体衬底的有源区中在第一沟槽中形成栅结构，其中栅结构具有第一侧面和第二侧面；在半导体衬底的边缘区中在第二沟槽中形成端部结构，其中端部结构具有面向有源区的侧面和面向器件周界的侧面；邻近于栅结构的第一侧面和第二侧面在半导体衬底中形成第一导电类型的第一和第二源区，以及邻近于并接触端部结构的面向有源区的侧面在半导体衬底中形成第三源区。