[发明专利]制造金属栅极半导体器件的方法

说明书

技术领域

本发明涉及半导体制造，具体而言，涉及制造金属栅极半导体器件的方法。

背景技术

半导体集成电路(IC)产业经历了指数增长。IC材料和设计的技术进步产生了数代IC，每一代都比上一代具有更小和更复杂的电路。在IC发展过程中，功能密度(即，每芯片面积上互连器件的数量)通常增加了而几何尺寸(即，使用制造工艺可以造出的最小元件(或线))减小了。通常，通过增加生产效率和降低相关成本，这种按比例缩小工艺带来了益处。这种按比例缩小工艺也增加了加工和生产IC的复杂性，而且为了实现这些进步，也需要在IC加工和生产方面的类似发展。

在一些IC设计中，随着技术节点收缩实现的一个进步是用金属栅电极替换典型的多晶硅栅电极，从而改进具有减小的部件尺寸的器件性能。形成金属栅极堆叠件的一种工艺被称为“先栅极”工艺，在该工艺中“先”制造最终栅极堆叠件，这与替换栅极工艺相反，替换栅极工艺通过替换牺牲栅极结构形成金属栅极。然而在CMOS制造中实现这些部件和工艺是有挑战的。对于在单个衬底上具有不同类型栅极结构的器件来说，这些挑战更多。

因此，需要一种提供用于在衬底上形成的每个NMOS和PMOS晶体管的不同构造的金属栅极结构的方法和半导体器件。

发明内容

为了解决上述技术问题，一方面，本发明提供了一种方法，包括：提供衬底，在所述衬底上设置有栅极介电层；在所述栅极介电层上形成三层元件，其中，所述三层元件包括第一保护层、第二保护层以及介于所述第一保护层和所述第二保护层之间的金属栅极层；以及利用所述三层元件形成nFET栅极结构和pFET栅极结构中的至少一种。

在所述的方法中，利用所述三层元件形成栅极结构包括图案化所述第一保护层并将经图案化的第一保护层用作掩模元件来图案化所述金属栅极层。

所述的方法还包括：从所述衬底去除所述第一保护层。

在所述的方法中，形成所述nFET栅极结构和所述pFET栅极结构中的至少一种包括形成具有所述金属栅极层和所述第二保护层的栅极结构。

在所述的方法中，形成栅极结构包括形成具有所述栅极介电层、所述金属栅极层和所述第二保护层的nFET栅极结构。

在所述的方法中，形成栅极结构包括形成具有I/O氧化物层、所述金属栅极层和所述第二保护层的输入/输出(I/O)栅极结构。

另一方面，本发明提供了一种半导体器件制造方法，包括：提供衬底；在所述衬底上形成高k介电层；在所述高k介电层上形成多个层，所述多个层包括第一保护层、第二保护层以及介于所述第一保护层和所述第二保护层之间的金属栅极层；图案化所述第一保护层；利用经图案化的第一保护层来图案化所述金属栅极层，从而提供第一部件；同时蚀刻所述第一保护层和所述第二保护层，在蚀刻之后，在所述金属栅极层的所述第一部件下方设置所述第二保护层；以及形成栅极结构，所述栅极结构包括所述高k介电层、所述金属栅极层的所述第一部件以及所述第二保护层。

所述的方法还包括：形成第三保护层，其中，所述第三保护层位于所述高k介电层下方。

所述的方法还包括形成第三保护层，其中，所述第三保护层位于所述高k介电层下方，其中，所述第三保护层提供与nFET器件和pFET器件中的一种相关的功函数，以及所述第二保护层提供与nFET器件和pFET器件中的另一种相关的功函数。

所述的方法还包括：形成第三保护层，其中，所述第三保护层位于所述高k介电层下方；以及在蚀刻所述第一保护层和所述第二保护层之后，形成第三保护层，其中，所述第三保护层位于所述高k栅极介电层上方。

所述的方法还包括：形成第三保护层，其中，所述第三保护层位于所述高k介电层下方；以及在蚀刻所述第一保护层和所述第二保护层之后，形成第三保护层，其中，所述第三保护层位于所述高k栅极介电层上方，其中，所述第三保护层提供与nFET器件和pFET器件中的一种相关的功函数，以及所述第二保护层提供与nFET器件和pFET器件中的另一种相关的功函数。

在所述的方法中，形成所述栅极结构包括形成nFET栅极结构。

在所述的方法中，形成所述栅极结构包括形成输入/输出nFET栅极结构。

在所述的方法中，蚀刻所述第一保护层以从所述衬底去除所述第一保护层。

在所述的方法中，在所述衬底的第一区域上实施形成包括所述第一部件和所述第二保护层的栅极结构，并且在所述衬底的第二区域上形成第二栅极结构，所述第二栅极结构包括所述高k介电层和第三保护层。