[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年8月16日提交的申请号为10-2011-0081287的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种具有多个晶体管的半导体器件及其制造方法。

背景技术

半导体器件包括具有不同尺寸和各种电学特性的晶体管。例如，快闪存储器件具有形成在外围区中的彼此不同的低电压晶体管和高电压晶体管。用比高电压晶体管低的驱动电压来控制低电压晶体管的操作。因而，已经开发了使低电压晶体管的操作稳定的方法。尤其地，已经开发了一种保证因低电压晶体管的窄宽度而具有高泄漏电流特性的低电压晶体管的操作稳定性的方法。

图1是说明具有不同宽度的NMOS晶体管的漏极电流Ids响应于栅电压Vgs的曲线图。如图1所示，具有较窄宽度的NMOS晶体管具有诸如电流驼峰(current hump)的高泄漏电流特性。

一般地，为了改善泄漏电流特性，将用于控制阈值电压的杂质注入到将要形成窄晶体管的有源区中。然而，可以在随后的工艺中减小用于控制阈值电压的杂质在有源区的边缘处的浓度。在下文中，将通过以具有窄宽度的NMOS晶体管为例来详细描述减小用于控制阈值电压的杂质在有源区边缘处的浓度。

当NMOS晶体管具有窄宽度时，将诸如硼的用于控制阈值电压的杂质注入到将要形成有NMOS晶体管的半导体衬底的有源区中，以改善泄漏电流特性。随后刻蚀半导体衬底的隔离区以形成沟槽。为了在形成沟槽的刻蚀工艺期间避免损坏，将沟槽的表面氧化以形成侧壁氧化物层。在形成侧壁氧化物层的工艺期间，注入到有源区的边缘中的硼从有源区的边缘分离(即，发生硼分凝)。结果，在有源区的边缘处的硼浓度变得比有源区的中心处的硼浓度低。在形成侧壁氧化物层之后，用绝缘材料填充沟槽以形成将有源区分隔开的隔离层。在有源区的顶部顺序形成栅绝缘层和栅极，并且将用于形成源极区和漏极区的杂质注入到栅极的两侧的有源区中。可以在形成沟槽之前在半导体衬底上形成栅绝缘层和栅导电层之后，通过使用用于形成沟槽的隔离掩模图案作为刻蚀阻挡层来刻蚀所述栅绝缘层和所述栅导电层。

如上所述，在形成侧壁氧化物层的工艺期间，用于控制阈值电压的杂质(如硼)的浓度在有源区的边缘处比在有源区的中心处低。因此，在有源区的边缘处形成具有比在有源区的中心部分处低的阈值电压的寄生晶体管。这种寄生晶体管引起泄漏电流。为了避免由寄生晶体管引起的泄漏电流特性的恶化，已经开发了如下方法：经由仅开放例如具有窄宽度和高泄漏电流特性的低电压晶体管区(例如低电压NMOS晶体管区)的掩模来额外注入用于控制阈值电压的杂质。然而，这种方法在控制泄漏电流特性的恶化方面存在限制。

发明内容

本发明的示例性实施例涉及一种能改善具有窄宽度的低电压晶体管的泄漏电流特性的半导体器件及其制造方法。

根据本发明的一个实施例，一种半导体器件包括：半导体衬底，所述半导体衬底包括设置有第一驱动晶体管的第一驱动晶体管区和设置有第二驱动晶体管的第二驱动晶体管区，其中，采用比所述第一驱动晶体管低的电压来驱动所述第二驱动晶体管；第一栅绝缘层，所述第一栅绝缘层被形成在所述第二驱动晶体管区的边缘处；以及第二栅绝缘层，所述第二栅绝缘层被形成在所述第二驱动晶体管区的中心处，其中，所述第一栅绝缘层比所述第二栅绝缘层厚。

根据本发明的一个实施例，一种制造半导体器件的方法包括以下步骤：在包括第一驱动晶体管区和第二驱动晶体管区的半导体衬底上形成掩模图案，所述掩模图案使半导体衬底的与第二驱动晶体管区的边缘相对应的部分开放；将被掩模图案暴露出的半导体衬底氧化以形成第一栅绝缘层；去除掩模图案；以及在半导体衬底上形成比第一栅绝缘层薄的第二栅绝缘层。

附图说明

图1是说明具有不同宽度的晶体管的漏极电流Ids响应于栅电压Vgs的曲线图；

图2A是根据本发明的第一实施例的半导体器件的晶体管的平面图；

图2B是沿图2A的线I-I’截取的半导体器件的晶体管的截面图；

图3A是根据本发明的第二实施例的半导体器件的晶体管的平面图；

图3B是沿图3A的线II-II’截取的半导体器件的晶体管的截面图；

图3C是沿图3A的线III-III’截取的半导体器件的晶体管的截面图；

图4A至图4D是说明根据本发明的一个实施例的制造半导体器件的方法的截面图；