[发明专利]鳍式场效应晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种鳍式场效应晶体管及其形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应晶体管（Fin FET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。

然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的器件性能存在问题。

更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。

发明内容

本发明解决的问题是提供一种性能优越的鳍式场效应晶体管及其形成方法。

为解决上述问题，本发明的实施例提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面覆盖有外延本征层，所述外延本征层表面形成有硬掩膜层，所述硬掩膜层具有暴露出外延本征层的开口；沿所述开口干法刻蚀所述外延本征层形成鳍部，所述鳍部顶部的宽度小于其表面的部分硬掩膜层的宽度，且所述鳍部侧壁与半导体衬底表面的夹角小于90度；通过所述开口向所述鳍部内掺杂离子，使鳍部的顶部为本征层，鳍部的中部和底部具有掺杂离子。

可选地，所述鳍部顶部的宽度为所述鳍部表面的硬掩膜层的宽度的1/3-2/3。

可选地，所述鳍部侧壁与半导体衬底表面的夹角为80度-85度。

可选地，掺杂离子时离子注入的方向于所述硬掩膜层表面垂直。

可选地，所述干法刻蚀所述外延本征层的气体包括：SF₆、CF₄或CF₃。

可选地，刻蚀所述外延本征层的气体还包括HBr和He。

可选地，当刻蚀气体为HBr、SF₆和He时，刻蚀所述外延本征层的工艺参数范围为：刻蚀功率为1100瓦-1250瓦，偏置功率为200瓦-220瓦，刻蚀压强为10毫托-20毫托。

可选地，所述外延本征层的厚度为20纳米-30纳米。

可选地，所述半导体衬底的材料为单晶硅，所述外延本征层的材料为单晶硅、锗硅、锗、氮化硅或III-V族化合物。

可选地，所述半导体衬底表面的晶面指数为（100），且所述半导体衬底的晶向为<110>。

可选地，沿所述开口干法刻蚀所述外延本征层，形成鳍部的同时，还包括：形成位于所述鳍部表面的聚合物层；待形成鳍部后，在掺杂离子前，采用过氧化氢和磷酸去除所述鳍部侧壁的聚合物层。

可选地，所述硬掩膜层具有第一开口和多个第二开口，所述第二开口的宽度小于第一开口的宽度。

可选地，沿所述第一开口和第二开口刻蚀所述外延本征层形成鳍部，所述鳍部包括位于所述半导体衬底表面的第一子鳍部，和位于所述第一子鳍部表面的多个第二子鳍部，且所述第一子鳍部与半导体衬底表面的夹角、第二子鳍部的侧壁与半导体衬底表面的夹角小于90度。

可选地，还包括：向鳍部内掺杂离子后，去除所述硬掩膜层；形成位于所述半导体衬底表面的绝缘层。

可选地，所述绝缘层表面低于所述第二子鳍部顶部，但高于所述第一子鳍部表面；或者所述绝缘层表面低于所述第一子鳍部表面；或者与所述第一子鳍部表面齐平。

可选地，还包括：在所述绝缘层表面形成横跨所述鳍部顶部和侧壁的栅介质层；形成覆盖所述栅介质层的栅电极层；形成位于所述栅介质层和栅电极层两侧的鳍部内的源极和漏极。

相应的，本发明的实施例还提供了一种鳍式场效应晶体管，包括：