[发明专利]半导体器件及其制造方法

权利要求书

1.一种制造半导体器件的方法，包括：

在衬底上生长第一外延层；

在第一外延层上形成牺牲栅堆叠；

选择性刻蚀第一外延层；

在衬底上生长并原位掺杂第二外延层；

在牺牲栅堆叠两侧形成侧墙；以及

以侧墙为掩模，形成源/漏区。

2.根据权利要求1所述的方法，其中，

在生长第一外延层之前，该方法还包括：在衬底上生长第三外延层，

以侧墙为掩模，形成源/漏区包括：

以侧墙为掩模，选择性刻蚀第二外延层和第三外延层；以及

在衬底上生长并原位掺杂第四外延层。

3.根据权利要求1所述的方法，其中，在形成源/漏区之后，该方法还包括：

去除牺牲栅堆叠，在侧墙之间形成空隙；以及

在空隙中依次形成栅介质层和栅导体层。

4.根据权利要求1所述的方法，其中，衬底包括Si，第一外延层SiGe，第二外延层包括Si。

5.根据权利要求2所述的方法，其中，衬底包括Si，第一外延层Si，第二外延层包括Si，第三外延层包括SiGe，第四外延层包括Si、SiGe或Si:C。

6.根据权利要求1所述的方法，其中，牺牲栅堆叠包括电介质材料。

7.一种半导体器件，包括：

在衬底上形成的栅堆叠；

在衬底上生长的原位掺杂的第一外延层，被配置成源/漏延伸区；以及

源/漏区。

8.根据权利要求7所述的半导体器件，还包括：

位于第一外延层中的第二外延层，第二外延层位于栅堆叠下方，

其中，第二外延层的厚度实质上确定第一外延层的厚度。

9.根据权利要求8所述的半导体器件，其中，源/漏区包括在衬底上生长的原位掺杂的第三外延层。

10.根据权利要求9所述的半导体器件，还包括：

位于第三外延层中的第四外延层，第四外延层位于衬底上第二外延层下方，

其中，第四外延层的厚度实质上确定第三外延层的厚度。