[发明专利]用于SRAM单元的装置

权利要求书

1.一种装置，包括：

第一字线，形成在第一互连层中，所述第一字线在第一方向上延伸；

第一VSS线、第一位线、第一电源线、第二位线和第二VSS线，形成在第二互连层中，所述第一VSS线、所述第一位线、所述第一电源线、所述第二位线和所述第二VSS线在第二方向上平行延伸；

第二字线，形成在第三互连层中，所述第二字线在所述第一方向上延伸；以及

字线跨接结构，形成在所述电源线和所述第二位线之间，所述字线跨接结构包括：

第一通孔，形成在所述第一字线上；

金属线，形成在所述第二互连层中，所述金属线在所述第二方向上延伸；和

第二通孔，形成在所述金属线上，所述第一通孔、所述金属线和所述第二通孔在所述第一字线和所述第二字线之间形成导电路径。

2.根据权利要求1所述的装置，其中，所述第一方向垂直于所述第二方向。

3.根据权利要求1所述的装置，进一步包括SRAM单元，其中，所述SRAM单元包括：

第一反相器，包括：

第一p型晶体管(PU)；和

第一n型晶体管(PD)，所述第一PU与所述第一PD串联连接；

第二反相器，与所述第一反相器交叉连接，包括：

第二PU；和

第二PD，所述第二PU与所述第二PD串联连接；

第一传输门晶体管，所述第一传输门晶体管连接在所述第一反相器与所述第一位线之间；以及

第二传输门晶体管，所述第二传输门晶体管连接在所述第二反相器与所述第二位线之间。

4.根据权利要求3所述的装置，其中，

所述第一PU、所述第一PD、所述第二PU、所述第二PD、所述第一传输门晶体管和所述第二传输门晶体管是由FinFET形成的。

5.根据权利要求3所述的装置，其中，

所述第一PU和所述第二PU是由单个FinFET形成的；以及

所述第一PD、所述第二PD、所述第一传输门晶体管和所述第二传输门晶体管是由多个FinFET形成的。

6.根据权利要求1所述的装置，进一步包括：

第三VSS线，形成在所述第三互连层中，其中：

所述第三VSS线电连接至所述第一VSS线和所述第二VSS线；以及

所述第三VSS线被相邻的单元共用。

7.根据权利要求1所述的装置，进一步包括：

第二电源线，形成在所述第三互连层中，其中：

所述第二电源线电连接至所述第一电源线；以及

所述第二电源线被相邻的单元共用。

8.根据权利要求1所述的装置，进一步包括：

第三VSS线，形成在所述第三互连层中，其中：

所述第三VSS线电连接至所述第一VSS线和所述第二VSS线；以及

第二电源线，形成在所述第三互连层中，其中：

所述第二电源线电连接至所述第一电源线，其中，所述第三VSS线和所述第二电源线平行形成并且以交替的方式设置。

9.一种器件，包括：

第一存储单元，包括：

第一字线，形成在第一互连层中，所述第一字线在第一方向上延伸；

第一VSS线、第一位线、第一电源线、第二位线和第二VSS线，形成在第二互连层中，所述第一VSS线、所述第一位线、所述第一电源线、所述第二位线和所述第二VSS线在第二方向上平行延伸；

第二字线，形成在第三互连层中，所述第二字线在所述第一方向上延伸；和

第一字线跨接结构，形成在所述电源线和所述第二位线之间；以及

第二存储单元，形成在与所述第一存储单元相同的列中且与所述第一存储单元相邻，包括：

第二字线跨接结构，形成在所述电源线和所述第一位线之间。

10.一种存储阵列，包括：

第一列，包括多个存储单元，其中，所述第一列包括：

第一存储单元，包括：

第一字线，形成在第一互连层中，所述第一字线在第一方向上延伸；

第一VSS线、第一位线、第一电源线、第二位线和第二VSS线，形成在第二互连层中，所述第一VSS线、所述第一位线、所述第一电源线、所述第二位线和所述第二VSS线在第二方向上平行延伸；

第二字线，形成在第三互连层中，所述第二字线在所述第一方向上延伸；和

第一字线跨接结构，形成在所述电源线和所述第二位线之间；以及

第二存储单元，形成在与所述第一存储单元相同的列中且与所述第一存储单元相邻，包括：

第二字线跨接结构，形成在所述电源线和所述第一位线之间；以及

第二列，形成为与所述第一列相邻，所述第一列与所述第二列共用所述第二VSS线。