[发明专利]一个基岛上同一工位的双芯片或多芯片的封装工艺

说明书

技术领域

本发明涉及半导体（集成电路）制造后道工序——封装工序中的粘晶工序。

背景技术

在电子和半导体器件制造的自动生产过程中，其中粘晶工序中按要求拾取芯片并放置到指定位置，拾放精度直接影响到半导体器件的品质，拾放工作的速度决定生产效率的高低，芯片从晶圆盘分离的速度也影响着拾取速读，当前电子技术的更新，芯片的规格也不断发生变化。原有的生产工艺完成一个基岛上的双芯片（或多芯片）采用两台封装设备（或多台封装）依次完成，这样造成了二次氧化。

例如图1所示，现有芯片A，B需要封装到框架上的Y区域；传统工艺，利用第一台封装设备对A芯片进行封装，然后以用第二台封装设备对B片进行封装（C点不需要粘结芯片）。传统工艺利用多台设备进行封装，重复加热对芯片内部电路有较大损伤。

发明内容

本发明的目的在于克服现有不足问题，提供个基岛上同一工位的双芯片或多芯片的封装工艺在一台设备上完成双芯片或多芯片的绑定和焊料封装工序，实现器件的高速、精确装片。

为解决上述技术问题，本发明采用以下技术方案来实现：一个基岛上同一工位的双芯片或多芯片的封装工艺，其特征是：采用一台封装设备上两个绑定头按如下步骤进行封装：

第一步预热：双芯片或多芯片分别放置在原材料框架上，原材料框架通过上料结构相对运行进入轨道温区，对芯片进行加热；

第二步点双锡点：加热后的芯片在设定坐标内移动，移动到位后分别对各芯片点双锡点；

第三步压膜：点双锡点后的芯片，压膜系统XY方向的伺服马达，根据人机交换界面，预先设计XY方向点坐标，实现芯片两次压膜，伺服马达向XY方向设定的坐标移动间距，实现两点或多点间的移动，完成压膜双点成型或单点成型；

第四步绑定芯片：利用热电偶实时监测轨道内的温度，并进行给定温度的补偿来保持工艺温度平稳冷却，冷却到温度300℃-350℃后，芯片成品收进全自动下料盒。

所述加热温度380℃-430℃；加热时间18s-35s（根据不同的芯片、框架进行温度相应的调整）。

所述点双锡点是通过供锡系统XY方向的伺服马达，根据人机交换界面，预先设计XY方向点坐标，伺服马达向XY方向设定的坐标点移动间距，通过此实现两点或者多点间的移动进行点双锡点。

所述点双锡点移动间距Y区域之内。

所述压膜双点成型或单点成型移动间距Y区域之内。

所述绑定芯片是绑定头结构利用真空拾取晶圆上的芯片，运送到A芯片或B芯片位置后绑定芯片，Y向电机运动至预先给定的位置，电磁阀破坏拾取真空，使芯片置于事先压膜后的基岛上。

所述第四步绑定芯片：冷却是通过热电偶检测轨道的实际温度，当温度低于设定温度时，通过加热对温度进行补偿，达到设定温度。

本发明工艺简单，在一台封装设备上采用两个绑定头进行封装，绑定头运动方向相对运行（如图2中箭头所示），一次封装成型，这样避免重复加热，彻底改变原有的两台设备经过两次装片，两次加热，容易造成两次氧化的工艺、应力二次释放等缺点，大大降低了重复加热对芯片的损伤，并且提高了芯片的加工效率。

附图说明

图1是传统工艺示意图.

图2是本发明工艺示意图。

图3 是本发明装片工艺示意图。

附图标识：1-绑定头二，2-框架，3-成品，4-绑定头一，A-芯片，B-芯片，Y-区域。

具体实施方式

如图2所示，采用一台封装设备上两个绑定头按如下步骤进行封装：

第一步预热：如图中芯片A和B可以为不同芯片或相同芯片，双芯片或多芯片分别放置在原材料框架2上，原材料框架通过上料结构相对运行进入轨道温区，对芯片进行加热，加热温度380℃-430℃；加热时间18s-35s（根据不同的芯片、框架进行温度相应的调整）；

第二步点双锡点：加热后的芯片在设定坐标内移动，点双锡点移动间距Y区域之内，通过供锡系统XY方向的伺服马达，根据人机交换界面，预先设计XY方向点坐标，伺服马达向XY方向设定的坐标点移动间距，通过此实现两点或者多点间的移动进行点双锡点，移动到位后分别对各芯片点双锡点；所述点双锡点是。

第三步压膜：点双锡点后的芯片，压膜系统XY方向（常规的XY方向）的伺服马达，根据人机交换界面，预先设计XY方向点坐标，实现芯片两次压膜，伺服马达向XY方向设定的坐标移动间距，实现两点或多点间的移动，完成压膜双点成型或单点成型，压膜双点成型或单点成型移动间距Y区域之内；

第四步绑定芯片：绑定芯片是绑定头二1和绑定头一4利用真空拾取晶圆上的芯片，运送到A芯片或B芯片位置后绑定芯片，Y向电机运动至预先给定的位置，电磁阀破坏拾取真空，使芯片置于事先压膜后的基岛上，利用热电偶实时监测轨道内的温度，并进行给定温度的补偿来保持工艺温度平稳冷却，冷却到温度300℃-350℃后（通过热电偶检测轨道的实际温度，当温度低于设定温度时，通过加热对温度进行补偿，达到设定温度），芯片成品3收进全自动下料盒。