[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管（Fin FET），请参考图1，是现有技术的鳍式场效应管的结构示意图，包括：

半导体衬底10；位于所述半导体衬底10上凸出的鳍部14，所述鳍部14一般是通过对半导体衬底10刻蚀后得到的；覆盖所述半导体衬底10表面以及鳍部14侧壁的一部分的介质层11，所述介质层11的表面低于所述鳍部14的顶部；横跨所述鳍部14的顶部和侧壁的栅极结构12，所述栅极结构12包括栅介质层（未示出）和位于所述栅介质层上的栅电极（未示出）。需要说明的是，对于鳍式场效应管，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分成为沟道区。

然而随着工艺节点的进一步缩小，现有技术的鳍式场效应管的漏电流较大、驱动电流较小、性能不佳。

更多的鳍式场效应管请参考专利号为US 7317230 B2的美国专利文件。

发明内容

本发明解决的问题是提供一种半导体器件及形成方法，以提高驱动电流，减小鳍式场效应管的漏电流，提高器件性能。

为解决上述问题，本发明提供一种半导体器件，包括：半导体衬底，所述半导体衬底内具有若干沟槽；位于所述沟槽内的绝缘层，所述绝缘层的表面与半导体衬底表面齐平；位于相邻沟槽之间的半导体衬底表面的鳍部，所述鳍部包括：位于外层的第一子鳍部，以及由第一子鳍部包裹的第二子鳍部，所述第二子鳍部的材料的晶格常数大于所述第一子鳍部。

可选地，所述第一子鳍部的材料为硅或硅锗。

可选地，当所述第一子鳍部的材料为硅时，所述第二子鳍部的材料为硅锗或硅锗锡；当所述第一子鳍部的材料为硅锗时，所述第二子鳍部的材料为锗或锗锡。

可选地，所述第一子鳍部的厚度为所述第二子鳍部的厚度为

可选地，所述绝缘层的材料为氧化硅或氮化硅。

可选地，还包括：横跨所述鳍部的顶部和侧壁的栅极结构；位于所述栅极结构两侧的鳍部的源/漏区。

可选地，所述栅极结构包括横跨所述第一子鳍部的顶部和侧壁的栅介质层、以及位于所述栅介质层表面的栅电极层。

可选地，所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶硅或金属。

本发明还提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底内具有若干沟槽，所述沟槽内具有绝缘层，所述绝缘层的表面与半导体衬底表面齐平，相邻所述沟槽之间的半导体衬底表面具有第一子鳍部层；在所述半导体衬底、绝缘层和第一子鳍部层表面形成掩膜层，所述掩膜层暴露出需要形成第二子鳍部的对应位置的第一子鳍部层表面；以所述掩膜层为掩膜，去除部分厚度的第一子鳍部层，形成开口；在所述开口内形成第二子鳍部，所述第二子鳍部的表面低于所述第一子鳍部层的顶部，所述第二子鳍部的材料的晶格常数大于所述第一子鳍部层；在所述第二子鳍部表面覆盖半导体材料直至与第一子鳍部层顶部齐平，所覆盖的半导体材料和第一子鳍部层形成第一子鳍部，所述半导体材料与所述第一子鳍部层的材料一致；在形成第一子鳍部后，去除掩膜层。

可选地，所述第一子鳍部的材料为硅或硅锗。

可选地，当所述第一子鳍部的材料为硅时，所述第二子鳍部的材料为硅锗或硅锗锡；当所述第一子鳍部的材料为硅锗时，所述第二子鳍部的材料为锗或锗锡。

可选地，所述第一子鳍部的厚度为所述第二子鳍部的厚度为

可选地，所述第二子鳍部以及在所述第二子鳍部表面覆盖半导体材料的形成工艺为选择性外延沉积工艺。

可选地，所述在所述第二子鳍部表面覆盖半导体材料的选择性外延生长工艺为温度为500~800℃，气压为1托~100托，反应气体包括：硅源气体、HCl、B₂H₆、H₂，其中硅源气体、HCl和B₂H₆的流量为1sccm~1000sccm，H₂的流量为0.1slm~50slm。

可选地，所述掩膜层的材料为氮化硅。