[发明专利]一种集成阻变存储器的MOS晶体管结构及其制造方法

说明书

技术领域

本发明属于半导体存储器技术领域，具体涉及一种集成阻变存储器的场效应晶体管结构及其制造方法。

背景技术

阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。阻变存储器的电阻值在外加电压作用下可以具有高阻态和低阻态两种不同的状态，其可以分别用来表征“0”和 “1”两种状态。在不同的外加电压条件下，阻变存储器的电阻值在高阻态和低阻态之间可以实现可逆转换，以此来实现信息的存储。阻变存储器具有制备简单、存储密度高、操作电压低、读写速度快、保持时间长、非破坏性读取、低功耗、与传统CMOS（即互补金属氧化物半导体，CMOS是Complementary Metal Oxide Semiconductor的缩写）工艺兼容性好等优点，被认为是成为下一代“ 通用” 存储器的强有力的候选者之一。

目前，阻变存储器的驱动电路通常采用MOS晶体管（即场效应晶体管,MOS是Metal-Oxide- Semiconductor的缩写）结构，且阻变存储器通常在MOS晶体管的后道互连工艺完成之后形成。传统技术的阻变存储器与MOS晶体管的集成结构如图1所示，包括在半导体衬底100上形成MOS晶体管结构、金属互连结构和阻变存储器结构。其中，MOS晶体管结构包括源区101、漏区102、栅介质层103、栅电极104和绝缘层105，绝缘层105将栅区与器件的其它导体层隔离。金属互连结构包括第一层互连中的层间隔离层106、接触孔中的扩散阻挡层107和铜互连线108，以及第二层互连中的刻蚀阻挡层109、层间隔离层110、第二层互连通孔中的扩散阻挡层111和铜互连线112。阻变存储器结构包括阻变材料层113与导电材料层114，绝缘层115将阻变存储器与器件的其它导体层隔离。

如上所述的阻变存储器与MOS晶体管的集成结构复杂，不利于器件的工艺集成以及器件向小型化方向的发展。

发明内容

有鉴于此，本发明的目的在于提出能够简化阻变存储器与MOS晶体管的集成工艺步骤的阻变存储器与MOS晶体管的集成结构及其制备方法。

为达到本发明的上述目的，本发明提出了一种集成阻变存储器的MOS晶体管结构，该结构包括：

一个半导体衬底；

在所述半导体衬底上形成的MOS晶体管与阻变存储器；

所述的MOS晶体管的栅介质层延伸至所述的MOS晶体管的漏区表面之上；

所述的延伸至MOS晶体管的漏区表面之上的栅介质层部分形成所述的阻变存储器的阻变存储层。

进一步地，所述的半导体衬底为硅或者为绝缘体上的硅。所述的场效应晶体管的栅介质层为具有高介电常数值的阻变材料。

同时，本发明还提出了上述集成阻变存储器的MOS晶体管结构的制造方法，具体步骤包括：

在具有第一种掺杂类型的半导体衬底表面形成第一层绝缘薄膜；

在所述第一层绝缘薄膜之上淀积一层光刻胶，并掩膜、曝光、显影定义出MOS晶体管的源区、漏区位置；

刻蚀所述MOS晶体管的源区、漏区位置处的所述第一层绝缘薄膜露出半导体衬底；

通过离子注入工艺或者扩散工艺在所述半导体衬底内形成具有第二种掺杂类型的源区和漏区；

剥除光刻胶；

刻蚀掉剩余的所述第一层绝缘薄膜；

采用原子层淀积工艺在半导体衬底表面生长第二层绝缘薄膜；

在所述第二层绝缘薄膜之上淀积形成第一层导电薄膜；

在所述第一层导电薄膜之上淀积一层光刻胶并光刻形成图形，将MOS晶体管的栅区用光刻胶保护起来；

刻蚀掉暴露出的所述第一层导电薄膜，剩余的所述第一层导电薄膜形成MOS晶体管的栅极；

剥除光刻胶；

刻蚀掉所述源区上方的第二层绝缘薄膜而保留所述漏区上方的第二层绝缘薄膜，所述漏区上方的第二层绝缘薄膜形成阻变存储器的阻变存储层。

进一步地，所述的第一层绝缘薄膜为氧化硅。所述的第二层绝缘薄膜为具有高介电常数值的阻变材料，比如为Al₂O₃或者为HfO₂。所述的第一层导电薄膜为掺杂的多晶硅，其掺杂类型可以为n型掺杂也可以为p型掺杂。

更进一步地，所述的第一种掺杂类型为n型掺杂，所述的第二种掺杂类型为p型掺杂；或者，所述的第一种掺杂类型为p型掺杂，所述的第二种掺杂类型为n型掺杂。