[发明专利]数模混合锁相环

权利要求书

1.一种集成电路，包括：

数字锁相环，具有与该集成电路的引脚耦接的输入；以及

模拟锁相环，具有与该数字锁相环的输出耦接的输入，

其中，该引脚耦接到时钟源而没有使用直接耦接到该引脚的无源信号调节元件。

2.如权利要求1所述的集成电路，其中所述数字锁相环具有窄带宽，该窄带宽选择为从较低频率输入信号生成具有高通抖动的较高频率输出信号，而拒绝低频抖动。

3.如权利要求2所述的集成电路，其中所述模拟锁相环包括滤波器以对所述较高频率输出信号中的高通抖动进行滤波。

4.如权利要求1所述的集成电路，其中所述数字锁相环的环路带宽配置成锁定到小于48kHz的基准输入频率，且所述数字锁相环配置成生成较高频率数字锁相环输出信号。

5.如权利要求4所述的集成电路，其中比所述数字锁相环的环路带宽更高的所述模拟锁相环的环路带宽被选择以对与所述较高频率数字锁相环输出信号相关联的抖动进行滤波，且所述模拟锁相环配置成生成具有比所述数字锁相环的频率更高的频率的输出信号而没有使用无源信号调节元件。

6.如权利要求1所述的集成电路，其中所述数字锁相环包括数字鉴相器以检测所述基准信号与所述数字锁相环的缩放输出信号之间的相位差。

7.如权利要求6所述的集成电路，其中所述数字锁相环包括耦接到所述数字鉴相器的输出以生成所述模拟锁相环的输入信号的数控振荡器，所述数控振荡器由自由振荡式芯片上环形振荡器钟控。

8.如权利要求6所述的集成电路，其中所述数字锁相环包括耦接在所述数字鉴相器和所述数控振荡器之间的计数器和低通滤波器。

9.如权利要求6所述的集成电路，其中所述自由振荡式环形振荡器包括链式耦接在一起的奇数个倒相器。

10.如权利要求6所述的集成电路，其中所述数字锁相环包括缩放器以将所述数控振荡器的输出缩放到高到足以维持模拟锁相环稳定性的频率。

11.如权利要求6所述的集成电路，其中所述基准信号在32kHz和49kHz之间或附近，所述数控振荡器在25MHz和60MHz之间或附近振荡，所生成的模拟锁相环输入信号在11MHz和12MHz之间或附近。

12.如权利要求11所述的集成电路，其中所述数控振荡器以37.5MHz的标称频率振荡。

13.如权利要求11所述的集成电路，其中所述模拟锁相环的输出在45MHz和49MHz之间或附近。

14.如权利要求6所述的集成电路，其中所述模拟锁相环包括模拟鉴相器、电荷泵、低通滤波器、压控振荡器和缩放器。

15.如权利要求1所述的集成电路，其中所述集成电路嵌入在低功率设备中。

16.如权利要求15所述的集成电路，其中所述低功率设备是便携式计算设备、电话设备和媒体播放设备中的至少一种。

17.一种生成模拟锁相环输入信号的方法，包括：

在数字鉴相器处识别基准信号和该基准信号的缩放变体之间的相位差，所述基准信号的频率没有高到足以维持模拟锁相环的稳定性；

基于所识别的相位差在数控振荡器处生成模拟锁相环输入信号，该模拟锁相环输入信号的频率高到足以维持模拟锁相环的稳定性；以及

缩放所生成的模拟锁相环输入信号以生成所述基准信号的缩放变体。

18.如权利要求17所述的方法，其中所述数控振荡器由自由振荡式环形振荡器钟控。

19.如权利要求18所述的方法，其中所述自由振荡式环形振荡器包括链式耦接在一起的奇数个倒相器。

20.如权利要求17所述的方法，其中该方法在耦接到模拟锁相环的数字锁相环中执行，所生成的模拟锁相环输入信号通过所述耦接被供给到所述模拟锁相环。

21.如权利要求20所述的方法，其中所述相位差通过所述数字锁相环中的数字鉴相器来识别。