[发明专利]实现主备时钟相位对齐的方法和主控单板

权利要求书

1.一种主控单板，其特征在于，该主控单板包括：

时钟芯片模块，用于锁定与对端主控单板相同的外部时钟参考源，倍频输出高频时钟信号；

分频模块，用于从所述时钟芯片模块输出的所述高频时钟信号分频得到所需的同步时钟信号，并输出所述同步时钟信号；

控制模块，用于收集所述主控单板的状态信息，当确定所述状态信息为备用状态时，接收所述对端主控单板的同步时钟信号和外部发送的对齐命令，根据所述对齐命令，在所述对端主控单板的同步时钟信号上升沿到来时，强制所述分频模块输出的所述同步时钟信号为高电平；或者，在所述对端主控单板的同步时钟信号下降沿到来时，强制所述分频模块输出的所述同步时钟信号为低电平。

2.根据权利要求1所述的主控单板，其特征在于：

所述分频模块由可编程逻辑器(EPLD)或现场可编程门阵列(FPGA)实现。

3.根据权利要求2所述的主控单板，其特征在于：

所述分频模块，具体用于通过设置分频计数器，对所述对高频时钟信号进行计数，当所述分频计数器溢出时，输出的所述同步时钟信号进行翻转。

4.根据权利要求1所述的主控单板，其特征在于：

所述时钟芯片模块由带有锁相环功能的EPLD或FPGA实现。

5.根据权利要求3所述的主控单板，其特征在于：

所述控制模块，具体用于在所述对端主控单板的同步时钟信号上升沿到来时，清零所述分频模块中的所述分频计数器，或者，在对端主控单板的同步时钟信号下降沿到来时，清零所述分频模块中的所述分频计数器。

6.根据权利要求2-5任一权利要求所述的主控单板，其特征在于：

所述控制模块，还用于当确定所述状态信息为主用状态时，则屏蔽所述对端主控单板的同步时钟信号。

7.根据权利要求2-5任一权利要求所述的主控单板，其特征在于：

所述高频时钟信号的频率优选为所述同步时钟信号的100倍。

8.一种实现主备时钟相位对齐的方法，其特征在于，该方法包括：

主控单板锁定与对端主控单板相同的外部时钟参考源，倍频输出高频时钟信号，从所述高频时钟信号分频得到所需的同步时钟信号；

所述主控单板确定自己为备用状态时，引入所述对端主控单板的同步时钟信号，根据接收到的对齐命令，在所述对端主控单板的同步时钟信号上升沿到来时，强制自己的同步时钟信号输出为高电平；或者，在所述对端主控单板的同步时钟信号下降沿到来时，强制自己的同步时钟信号输出为低电平。

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

所述主控单板确定自己切换为主用状态时，则屏蔽所述对端主控单板的同步时钟信号。

10.根据权利要求8或9所述的方法，其特征在于：

所述主控单板倍频输出的高频时钟信号的频率优选为同步时钟信号的100倍。