[发明专利]单脉冲高压电平位移及上管驱动电路及其控制方法

说明书

技术领域

本发明涉及半桥、全桥驱动电路的设计，尤其涉及半桥、全桥电路从低压转到高压的电平位移和上管驱动电路的设计，用于驱动半桥、全桥电路中的高压金属氧化物半导体场效应管的栅级、三极管的基极或绝缘栅双极型晶体管的栅级。

背景技术

通常高压半桥驱动电路中包括二极管D1、电平位移电路、上管驱动电路、下管驱动电路，通过上管驱动电路驱动的上管Q1、通过下管驱动电路驱动的下管Q2和自举电容Cboot，如图1所示，上管Q1和下管Q2一般为同一类型的高压功率管，所述高压功率管为几十伏-几百伏，甚至更高，例如同为高压金属氧化物半导体场效应管(N型MOSEFT)、高压三极管(高压管NPN)或绝缘栅双极型晶体管(IGBT)，由于半桥驱动电路中控制上管Q1的门极输入HO的低压信号HIN常常只有十几伏特，而控制半桥电路的输入高压(Hight Voltage，HV)可达几十伏到几百伏甚至更高，因此，需要高压电平位移及上管驱动电路使上管Q1正常工作。为了便于说明，后续电平位移高压功率管以高压管MOSFET中的高压管NLDMOS(横向扩散金属氧化物半导体)为例进行说明。

目前实现电平位移和上管驱动电路的时序控制方法如下，如图4所示：忽略上管Q1和下管Q2的导通死区时间，电平位移高压管NLDMOS导通时上管Q1才导通，同时下管驱动器控制的下管Q2截止；上管Q1截止时电平位移高压管NLDMOS截止，同时下管驱动器控制的下管Q2导通。

基于这种时序控制方法，传统双路(或单路)LDMOS高压电平位移及上管驱动电路的实现电路如图2(或如图3)所示，当电平位移高压管NLDMOS导通时正供电电压VB上的电压为HV与供电电压VCC之和(忽略二极管D1压降)，为了避免过高的功耗而导致电平位移高压管NLDMOS烧毁或带来过热，其平均功耗控制在几十毫瓦之内。如果导通时间为半个周期，VB为几百伏时，高压管NLDMOS导通而流过的电流仅仅为几十微安，这样小的电流在高压NLDMOS管的控制上几乎不可能，所以通常做法是用窄脉冲控制双电平位移高压管NLDMOS，即窄脉冲发生器对上管驱动输入信号HIN进行采样，在上管驱动输入信号HIN的上升沿产生窄脉冲电压控制信号SetLV，在上管驱动输入信号HIN的下降沿产生窄脉冲电压控制信号ResetLV(如图2所示)，分别控制M 1和M2的导通和截止(工作时序状态如图4所示的双脉冲控制的两高压功率管部分)，然后通过上管驱动电路中的RS触发器(如图2所示)或通过上管驱动电路中的信号恢复电路(如图3所示)恢复与上管驱动输入信号HIN一致的信号HO控制上管Q1的门极。

这种窄脉冲控制电平位移的缺点是：(1)当半桥输出点HB在急速上升和下降时会产生的高dV/dT(如dV/dT＞1伏/纳秒)，所述高dV/dT产生的共模干扰电流分别从M1的漏极S1和M2的漏极S2抽走或注入瞬态电流，若此时流过M1的电流超过M1导通时本应流过电阻R1的电流和流过M2的电流超过M2导通时本应流过电阻R2的电流，从而产生上管驱动逻辑错误，甚至导致上管和下管共通而烧毁的现象。为此，必须额外增加电路，用以提高电平位移抗dV/dT等干扰性能。(2)M1和M2分别根据栅极接收的窄脉冲电压控制信号ResetLV和SetLV的大小而导通或截止。因为M1和M2是栅级电压控制，M1和M2的参数(例如阀值电压与迁移率等)随实际工作温度和工艺变化而变化，所以导致M1和M2导通的电流变化较大；当M1和M2导通的电流变小时，M1加上ResetLV电压转化电流的延迟和M2加上SetLV电压转化电流的延迟，则各自的电流脉冲宽度变得更窄，变窄后的电流脉冲分别流过电阻R1和电阻R3，从而在M1漏极生成的更窄脉冲电压VR可能使上管驱动电路的控制发生逻辑错误。因此，该电路抗干扰能力差。此外，该电路需要两个高压管LDMOS，造成高压电平位移电路的版图面积较大。

为了解决图2所示的高压电平位移电路的版图面积较大的问题，在《微电子学》(2007年第37卷第2期第250-254页)上公开了一种单路LDMOS实现的高压电平位移电路及应用，提到采用一个高压管LDMOS解决高压电平位移电路版图面积较大的问题的方法。