[发明专利]SOI MOS晶体管

说明书

技术领域

本发明涉及半导体晶体管领域，尤其涉及一种抑制SOI MOS（Metal Oxide Semiconductor）晶体管浮体效应的体接触SOI MOS晶体管。 

背景技术

SOI（Silicon On Insulator）是指绝缘体上硅技术，SOI技术是公认的二十一世纪的主流半导体技术之一。SOI技术有效地克服了体硅材料的不足，充分发挥了硅集成电路技术的潜力，正逐渐成为制造高速、低功耗、高集成度和高可靠超大规模集成电路的主流技术。 

SOI MOS根据有源体区是否耗尽分为部分耗尽SOI MOS（PDSOI）和全耗尽SOI MOS（FDSOI）。一般来说全耗尽SOI MOS顶层硅膜比较薄，薄膜SOI硅片成本高，另一方面，全耗尽SOI MOS阈值电压不易控制。目前普遍采用的是部分耗尽SOI MOS。部分耗尽SOI MOS的有源体区并未完全耗尽，使得体区处于悬空状态，碰撞电离产生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOI NMOS沟道电子在漏端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累从而抬高体区电势，使得SOI NMOS的阈值电压降低继而漏电流增加，导致晶体管的输出特性曲线I_dV_d有翘曲现象，这一现象称为Kink效应。Kink效应对晶体管和电路性能以及可靠性产生许多不利影响，在晶体管设计时应尽量抑制。对于SOI PMOS，由于空穴的电离碰撞电离产生的电子-空穴对远低于SOI NMOS，因此SOI PMOS中的Kink效应不明显。 

为了解决部分耗尽SOI NMOS，通常采用体接触（body contact）的方法将“体”接固定电位（源端或地），常用的体接触结构有T型 栅结构，H型栅结构和BTS结构，参考图1、图2、图3。现有技术中的T型栅、H型栅技术由于P型Si区体电阻的存在而不能有效抑制浮体效应，而沟道越宽体电阻越大，浮体效应越显著。BTS结构直接在源区形成P+区，其缺点是源漏不对称，使得源漏无法互换，有效沟道宽度减小，并且，源端的接触引进了较大的寄生电容，使得器件性能变差。 

因此，希望可以提出一种用于解决上述问题的体接触SOI MOS晶体管。 

发明内容

本发明的目的是提供一种体接触的SOI MOS晶体管，所述SOI MOS晶体管为对称结构，源漏两端可以互换，且可以有效地抑制浮体效应，解决漏区和源区不对称问题，减小长沟道晶体管寄生电容和寄生电阻的影响，减小侧向泄漏电流。 

根据本发明的目的，提供了一种SOI MOS晶体管，包括： 

形状连续的器件有源区，形成于SOI衬底的SOI层中； 

栅极，跨器件有源区延伸； 

源区和漏区，分别位于栅极两侧的器件有源区中； 

体接触有源区，独立于器件有源区，并且通过不到底隔离电连接到栅极之下的沟道区。 

与现有技术相比，本发明具有以下优点： 

1)抑制浮体效应，解决源漏不对称问题； 

2)减小长沟道晶体管寄生电容和寄生电阻的影响； 

3）减小侧向泄漏电流。 

4)源漏两端可以互换。 

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显： 

图1是根据现有技术的T型栅结构SOI MOS晶体管的俯视示意图； 

图2是根据现有技术的H型栅结构SOI MOS晶体管的俯视示意图； 

图3是根据现有技术的BTS型栅结构SOI MOS晶体管的俯视示意图； 

图4a是根据本发明的一个优选实施例的单端体接触SOI MOS晶体管的俯视示意图； 

图4b是根据本发明的一个优选实施例的双端体接触SOI MOS晶体管的俯视示意图。 

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。