[发明专利]显示装置、阵列基板、薄膜晶体管及其制作方法有效
申请号: | 201210141511.6 | 申请日: | 2012-05-08 |
公开(公告)号: | CN102683424A | 公开(公告)日: | 2012-09-19 |
发明(设计)人: | 袁广才;李禹奉 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L21/336;H01L27/12 |
代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 韩国胜 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 显示装置 阵列 薄膜晶体管 及其 制作方法 | ||
技术领域
本发明涉及显示技术领域,特别涉及一种显示装置、阵列基板、薄膜晶体管及其制作方法。
背景技术
氧化物薄膜晶体管(Oxide TFT)具有超薄、重量轻、低耗电等优势,不仅可以用于液晶显示面板的制造,而且为制作更艳丽的色彩和更清晰的影像的新一代有机发光显示面板OLED(Organic Light-Emitting Diode,有机发光二极管)走上实用阶段提供可能。
参照图1、图2A~图2E,对现有技术中的Oxide TFT阵列基板的制造方法进行说明。
图1为现有的Oxide TFT阵列基板的制造方法的流程框图,图2A~图2F为Oxide TFT阵列基板的制造过程中的截面图。
S101’、在基板上形成栅电极层。
如图2A所示,在Glass基板上形成栅电极层13。在TFT的制作过程中,栅电极多为采用磁控溅射的方法来制备,电极材料根据不同的器件结构和工艺要求可以进行选择。通常被采用的栅电极金属有Mo,Mo-Al-Mo合金,Mo/Al-Nd/Mo叠成结构的电极、Cu、铜合金以及金属钛及上述各金属的合金等。
S102’、对栅电极层进行图形化。
如图2B所示,通过湿法刻蚀的方式,对栅极金属层13进行图形化,如图中的13a与13b所示;其中,13a为栅电极(简称栅极),13b为公共电极线。实际应用中,也可以根据具体设计不制作公共电极线。
S103’、在栅电极上形成栅极绝缘层。
如图2C所示,在栅电极图形化后,通过Pre-clean工艺(成膜前清洗),通过等离子体增强化学汽相淀积(PECVD)法,在带有栅极图形的基板上制备栅极绝缘层14,其材料应用比较广泛,如二氧化硅(SiO2)薄膜,氮化硅薄膜(SiNx),氮氧化硅薄膜(SiOxNy),氧化铝(Al2O3)薄膜,TiOx薄膜以及符合的多层结构的薄膜。
S104’、对栅极绝缘层进行表面处理。
在薄膜晶体管(TFT)的制备过程中,栅极绝缘层表面的特性对整个TFT的特性的影响起着非常重要的作用,在氧化物薄膜晶体管中尤其显现的更为重要。通常的处理的方法是,采用Plasma进行处理或者进行表面修饰。
S105’、有源层氧化物半导体的形成。
如图2D所示,形成有源层氧化物半导体层15,氧化物TFT制作最为关键的环节就是有源层氧化物半导体的制作,现在广为使用的氧化物半导体有铟镓锌氧化物(IGZO),铟镓锡氧化物IGTO,铟锌氧化物(IZO)等以及与其相关的不同比例的配合物。主要的制作方法有磁控溅射沉积(Sputter)以及溶液法等。
S106’、对有源层氧化物半导体进行图形化。
如图2E所示,对有源层氧化物进行图形化15a,现在各个厂商对于有源层氧化物半导体图形化工艺主要的刻蚀工艺有两种,一种为湿法刻蚀,另一种为干法刻蚀,但是采用不同的方法将会对氧化物半导体层造成不同的伤害。现如今选用合适图形化工艺是改善氧化物TFT特性的重要途径。
S107’、形成刻蚀阻挡层薄膜并图形化。
如图2F所示,形成刻蚀阻挡层(Etch Stop Layer,ESL)16,其材料因不同的厂家针对各自的工艺要求的不同而不同,通常需用如SiOx、SiNx,SiOxNy、Al2O3、TiOx等无机绝缘材料,其目的就是为了减少在数据线图形化的过程中,对氧化物半导体薄膜造成伤害。在刻蚀阻挡层薄膜形成之后,进行图形化。通常采用干法刻蚀的方法对ESL进行图形化形成刻蚀阻挡层16a,如图2G所示。
S108’、形成源电极、漏电极、数据线和电源线。
如图2H所示,在ESL图形化之后,源电极、漏电极、数据线和电源线形成;首先,沉积一层金属层17,而后通过湿法刻蚀的方法对其进行图形化,形成源电极、漏电极17a、数据线和电源线(图中未示出),如图2I所示。
S109’、Via hole刻蚀。
如图2J所示,在数据线和电源线图形化之后,在整个平面形成一层钝化层18,通常需用如SiOx、SiNx,SiOxNy、Al2O3、TiOx等无机绝缘材料。在钝化层形成之后进行Via hole的刻蚀,形成Via hole 19a和19b,用以实现各导线以及与像素电极的链接,如图2K所示。
S110’、像素电极的沉积及图形化。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210141511.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类