[发明专利]具有阻抗控制的驱动器

说明书

技术领域

本发明涉及集成电路领域，尤其涉及驱动器电路。

背景技术

集成电路（IC）通常包括实现IC设计成要执行的各种操作的核心电路、把来自核心电路的输出信号驱动至外部电路的驱动器电路及从外部电路接收输入信号并且把接收到的信号提供给核心电路的接收器电路。驱动器和接收器电路缓冲并隔离核心电路与外部电路，由此处理在外部通信中一般涉及到的较大的负载、较高的电流、较高的电压噪声，等等。

在有些实施方式中，会需要驱动器电路提供指定的输出阻抗。例如，对于作为工业标准接口的一部分的信号，可能需要驱动器电路提供由该标准指定的输出阻抗。可以要求输出阻抗是跨一定范围的工艺条件、温度条件和电源电压条件在指定容限内的指定值。

发明内容

集成电路（IC）可以配置成经驱动器向外部设备（例如，存储器）传送信号。每个驱动器可以包括关于彼此并联排列的多个驱动器电路。每个驱动器电路又可以包括多个驱动器子电路。基于例如由外部设备给出的负载和/或外部设备的设计、IC与外部设备之间的互连、终端的存在与否等，控制电路可以提供启用个别驱动器电路的信号，以得到选定的驱动器强度（或者，等效地，选定的驱动器阻抗）。控制电路还可以提供启用或者禁用一个或多个驱动器电路中个别子电路的阻抗控制信号，由此控制每个这种驱动器电路的输出阻抗，来解决工艺、温度和电源电压中的变化。

在有些实施方式中，驱动器电路可以包括第一子电路，该第一子电路具有第一上拉晶体管、在第一节点耦接到所述第一上拉晶体管的第一下拉晶体管和耦接在所述第一节点与输出焊盘（pad）或引脚之间的第一电阻器。所述驱动器电路还可以包括第二子电路，该第二子电路具有第二上拉晶体管、在第二节点耦接到所述第二上拉晶体管的第二下拉晶体管和耦接在所述第二节点与同一输出焊盘或引脚之间的第二电阻器。附加地或者作为替代，所述驱动器电路可以包括几个其它类似配置的子电路。通过选择性地启用驱动器电路中的子电路，可以在经子电路的并联组合可获的粒度（granularity）内实现（或者至少近似）用于驱动器电路的期望的输出阻抗。

在某些实施方式中，第一电阻器的电阻可以与第二电阻器的电阻不同。例如，跨相同驱动器电路的各个子电路，电阻器可以设计成具有“二进制加权”，使得第二电阻器的尺寸大约是第一电阻器的两倍，第三电阻器的尺寸大约是第二电阻器的两倍（而且大约是第一电阻器的四倍），以此类推。而且，每个子电路可以配置成使得每个电阻器提供该子电路的大约80%的输出阻抗，而且上拉和下拉晶体管中的每一个提供剩余的20%。

在有些实施方式中，（耦接到输出焊盘或引脚的）外部设备的负载中和/或IC运行条件（例如，温度、加工速度、电压，等等）中的变化可以提示控制电路发出阻抗控制信号，该信号启用或者禁用个别驱动器子电路，从而维持期望的输出阻抗。

在其它实施方式中，一种方法可以包括：确定具有多个驱动器电路的接口电路的可编程驱动强度；以及至少部分地基于所述可编程驱动强度启用所述驱动器电路的一个子集。该方法还可以包括：至少部分地基于所述接口电路的运行条件，来设置所启用的驱动器电路的子集中的一个或多个驱动器子电路的阻抗。在有些情况下，调整阻抗可以包括：启用驱动器电路中的一个或多个驱动器子电路的不同的一些上拉或下拉晶体管。此外，启用不同的一些上拉或下拉晶体管可以包括：对于相同的信号独立地启用每个驱动器电路中不同个数的上拉和下拉晶体管。

附图说明

以下具体描述参考附图，现在简单地对附图进行说明。

图1是根据一些实施方式的集成电路和外部设备的框图。

图2是根据一些实施方式的驱动器的框图。

图3是根据一些实施方式的包括多个驱动器电路的主驱动器电路的框图。

图4是根据一些实施方式的包括多个驱动器子电路的驱动器电路的电路图。

图5是根据一些实施方式的方法的流程图。

图6是根据一些实施方式的系统的框图。