[发明专利]绝缘栅双极晶体管及其制备方法

说明书

技术领域

本发明涉及一种绝缘栅双极晶体管及其制备方法，特别是涉及一种设有绝缘埋层的绝缘栅双极晶体管及其制备方法，属于半导体器件和器件制造技术领域。

背景技术

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)是由双极型晶体管(Bipolar Transistor)和金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transisitor，MOSFET)组成的复合全控型电压驱动式功率半导体器件，既有MOSFET的输入阻抗高、控制功率小、驱动电路简单、开关速度高的优点，又具有双极型晶体管的电流密度大、饱和压降低、电流处理能力强的优点，即具有高压、大电流、高速三大特点，非常适合应用于交流电机、变频器、开关电源、照明电路、牵引传动等领域。结构上，IGBT是由成千上万个重复单元(即元胞)组成，并采用大规模集成电路技术和功率器件技术制造的一种大功率集成器件。

图1为传统IGBT(平面工艺IGBT)的示意图，P体区5’、N-漂移区23’、N+缓冲层21’、及P+半导体衬底1’构成PNP双极性晶体管，P体区5’、N+源/漏区(在IGBT中为发射区6’)、栅区介质层31’、及栅极32’构成MOSFET，进而所述的PNP双极性晶体管和MOSFET构成IGBT，其中，发射极91’和集电极92’以供电连接使用。

但是，这种传统的IGBT(平面工艺IGBT)存在一个主要的缺点：空穴电流(如图1中箭头所示)从P型深阱(体区5’)直接流出，因此没有与从沟道(位于两个N+发射区6’之间，未图示)流出的电子进行复合，从而导致正向压降(V_CE)增大，降低了IGBT的电导调制特性，尤其是针对是高压IGBT。

近几年来，人们花费很大的精力来改善平面IGBT的性能，发现在没有明显增加关断损耗的前提下，若增加载流子在发射极附近的浓度分布可大大的降低通态损耗，例如增强型平面技术，其通过降低从P体区流失的空穴，来提高在栅区域下载流子的聚集，因此达到减低IGBT导通压降的目的。但是，增强型平面IGBT阻止P体区流失空穴的效果有限，因此，需要在阻止流失空穴方面进行改进。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种绝缘栅双极晶体管及其制备方法，在不明显增加平面工艺IGBT关断损耗的基础上，利用在P体区下设置绝缘埋层进而几乎完全地阻止空穴的流失，减小从P型深阱(体区)流出的空穴电流，更好地改善其电导调制特性，用于解决现有技术中空穴电流从P型深阱(体区)直接流出导致正向压降(V_CE)增大的问题。

为实现上述目的及其他相关目的，本发明提供一种绝缘栅双极晶体管的制备方法，至少包括：

1)提供一重掺杂第一导电类型半导体衬底，在所述半导体衬底上形成轻掺杂第二导电类型的外延层；

2)依次形成位于所述外延层之上的栅区域和隔离结构、位于所述外延层内的发射区和体区、及位于所述体区之下的绝缘埋层；或者依次形成后续制备的体区之下的绝缘埋层、位于所述外延层之上的栅区域和隔离结构、及位于所述外延层内的发射区和体区；

3)制备发射极，使其覆盖于所述隔离结构表面且同时与各该发射区和各该体区接触，以使位于所述漂移区上方两侧的各该发射区和各该体区电连接；

4)在所述半导体衬底下制备集电极。

可选地，在所述步骤1)中形成轻掺杂第二导电类型外延层之前，还包括在所述半导体衬底上形成重掺杂第二导电类型缓冲层。

可选地，所述步骤1)中形成所述栅区域包括在所述外延层上形成栅介质层和位于所述栅介质层上的栅极。

可选地，所述步骤1)中形成所述栅区域还包括在所述栅极上形成绝缘层。

可选地，所述步骤2)中，依次形成位于所述外延层之上的栅区域和隔离结构、位于所述外延层内的发射区和体区、及位于所述体区之下的绝缘埋层时，具体包括如下步骤：

2-1)在所述外延层上形成栅区域，在所述栅区域周围制备隔离结构，使其覆盖所述栅区域的表面；

2-2)在所述隔离结构两侧的外延层中分别形成两个重掺杂第二导电类型区和两个第一导电类型区，剩余的所述外延层作为漂移区；其中，所述隔离结构每侧各有一个重掺杂第二导电类型区和一个第一导电类型区，且所述的第一导电类型区位于重掺杂第二导电类型区和漂移区之间；