[发明专利]异质栅隧穿晶体管及其形成方法

说明书

技术领域

本发明涉及半导体器件设计及制造技术领域，特别涉及一种基于后栅工艺、具有真空或空气侧墙和栅漏间隔结构的异质栅隧穿晶体管及其形成方法。

背景技术

随着特征尺寸不断按比例缩小，单个晶体管尺寸逐渐达到物理和技术的双重极限，集成电路面临诸多由材料和器件基本原理引起的小尺寸效应，导致器件性能发生恶化，为此，人们提出了改进措施，其中，尤为突出的是隧穿场效应晶体管(Tunneling Field Effect Transistor，TFET)。由于隧穿场效应晶体管的尺寸越来越小，特别是对于窄能带材料，例如Ge、InAs、InSb等材料，传统的结构并不能很好的抑制器件的Ambipolar effect效应(双极导通效应)，导致关态电流急剧上升；同时，随着特征尺寸的减小，器件的电容尤其是栅漏电容Cgd占的比重越大，使得器件的工作速度下降。目前现有技术的缺点是TFET器件的性能还有待提高。

发明内容

本发明的目的旨在解决上述技术缺陷，特别是要解决TFET器件的性能还有待提高的缺陷。本发明基于后栅工艺，在工艺中引入具有真空或空气侧墙和栅漏间隔结构的异质栅隧穿晶体管的方法，提高TFET器件的性能。

本发明实施例中异质栅隧穿晶体管包括：衬底；形成在所述衬底之中的沟道区，以及形成所述衬底之中及位于所述沟道区两侧的源区和漏区，其中，所述漏区和所述源区的掺杂类型相反；形成在所述沟道区之上的栅堆叠，其中，所述栅堆叠包括：栅介质层；沿着从所述源区到所述漏区方向分布的且形成在所述栅介质层之上的第一栅电极和第二栅电极，且第一栅电极和第二栅电极具有不同的功函数；分别位于所述第一栅电极和第二栅电极两侧的第一真空或空气侧墙和第二真空或空气侧墙；其中，所述栅介质层的边缘与漏区的边缘具有一定的距离以使所述第二真空或空气侧墙不覆盖所述漏区。在本发明的一个实施例中，当所述异质栅隧穿晶体管为n型异质栅隧穿晶体管时，所述衬底具有n型高电阻率、p型高电阻率或者为本征半导体材料，所述漏区为n型重掺杂，所述源区为p型重掺杂。

在本发明的一个实施例中，当所述异质栅隧穿晶体管为p型异质栅隧穿晶体管时，所述衬底具有n型高电阻率、p型高电阻率或者为本征半导体材料，所述漏区为p型重掺杂，所述源区为n型重掺杂。

在本发明实施例中，半导体衬底可以是绝缘层上单晶硅衬底或者晶圆，可以进一步减小晶体管的衬底泄漏电流；也可以是其它类型的半导体衬底，例如，单晶硅、单晶锗、单晶锗硅(Silicon Germanium)、多晶硅、多晶锗硅、绝缘层上锗衬底、碳纳米管、石墨烯(graphene)、GaAs衬底、InAs衬底、InSb衬底、GaSb衬底等。

本发明实施例的技术方案包括以下工艺流程：

步骤1.形成衬底，在衬底上形成半绝缘或绝缘层，并在其上形成半导体材料；在本发明的一个实例中，当制备n型异质栅隧穿晶体管时，将衬底掺杂成具有n型高电阻率或者p型高电阻率或者为本征半导体材料，优选n型高电阻率；n型隧穿场效应晶体管的漏区可为n型重掺杂，源区为p型重掺杂；隧穿场效应晶体管对衬底掺杂类型的选择并没有像传统的金属氧化物半导体场效应晶体管那样严格限制，因为金属氧化物半导体场效应晶体管依赖的是沟道区杂质的反型，而隧穿场效应晶体管的原理是基于栅极控制的反向偏置的p-i-n结的隧穿，其中i层既可以为轻掺杂层，或可以为本征层。

步骤2.采用自对准的半导体金属化合物工艺，形成源区和漏区的欧姆接触层，并重新沉积中间介质层材料，使其平坦化，该平坦化过程要恰到好处，直至恰好暴露出Si₃N₄层立即中止该项操作。

步骤3.利用光刻结合刻蚀技术，将伪栅材料去除，同时保留伪栅介质材料，开出栅窗口，利用斜角蒸发或沉积技术，形成第一栅电极；在第一栅电极和伪栅介质层之上积淀形成第二栅电极；利用化学抛光技术，依次将多余的第二栅电极和第一栅电极去除，直至恰好暴露出Si₃N₄层立即中止该项操作；利用高选择比的湿法或干法工艺，将第一栅侧墙材料Si₃N₄去除；所述第一栅电极具有第一功函数，所述第二栅电极具有第二功函数，其中，所述第一功函数小于所述第二功函数至少0.1eV。

步骤4.再次沉积平坦化的中间介质层，将原来的Si₃N₄侧墙上方的缺口密封起来，从而最终形成真空或空气侧墙；形成栅、源、漏区的接触孔，并形成金属互连，至此，完成n型异质栅隧穿晶体管的制作。