[发明专利]双垂直沟道晶体管

说明书

技术领域

本发明涉及一种半导体装置，特别是涉及一种具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管(FinFET)。

背景技术

具有埋入式位线的垂直鳍式场效晶体管因其精简化的中端工艺(MOL)而逐渐成为下一4F²世代的主流(F代表光刻技术的最小线宽)。然而，于此同时，其前段工艺(FEOL)却日益复杂。举例来说，在30纳米世代下，即需要具有半尺寸及浅沟槽隔离高宽比高于20的浅沟槽隔离区(STI)。由此可知，以氧化层填满的沟槽将成为缩减动态随机存取存储器尺寸的一大障碍。

具有埋入式位线的垂直栅极围绕晶体管(Vertical surrounding gate transistors，SGT)，其使用增大的隔离规则以大幅降低浅沟槽隔离制造的困难性。然而，由于工艺繁复，存储器阵列的阈值电压的稳定性却也随之明显降低，其中包含冗长的埋入式位线的工艺步骤、旋转涂布介电层(SOD)的工艺步骤、金属及N型掺杂多晶硅定义晶体管栅极长度。并且，在垂直尺寸的限制下，以较长的沟道长度来减少阈值电压(V_th)的改变也无法实施。

再者，动态随机存取存储器结合埋入式位线的垂直鳍式场效晶体管也面临不同挑战。例如，由浮体效应(floating body effect)驱动的寄生双极型晶体管，会在单元操作期间造成阵列阈值电压的不稳定。另外，因为撞击游离而于位线交界所产生的过渡载流子及本体堆积所产生的过渡载流子也会减少晶体管的阈值电压。另外，随着漏电流增加，延迟情形也随之更严重。

因此，由上所述，产业上急需提供鳍式场效晶体管以及其制造方法来解决上述问题。

发明内容

本发明提供了一种双垂直沟道晶体管，以解决现有技术的垂直沟道晶体管产生的浮体效应和浅沟槽隔离高宽比过高的缺陷。

为解决上述问题，本发明提供了一种双垂直沟道晶体管，，包括音叉型基底，其包括两个尖叉部；埋入式位线，埋入凹槽的底部，其中凹槽位于音叉型基底的两个尖叉部间；第一源/漏极区，位于音叉型基底内并紧邻埋入式位线；第二源/漏极区，位于音叉型基底的两个尖叉部的顶部；至少一绝缘栅极结构，埋入第二凹槽的底部，其中第二凹槽设置于尖叉部的至少一侧，且绝缘栅极结构的顶面高于埋入式位线的顶面；前栅极，位于音叉型基底的第一侧面上；及后栅极，位于音叉型基底相对于第一侧面的第二侧面上。

与现有技术相比，本发明公开的双垂直沟道晶体管利用绝缘闸极导线替代部分现有技术的浅沟槽隔离。另外，具有偏压的绝缘闸极导线也可以降低在晶体管操作期间累积空穴对阈值电压所造成的影响。

附图说明

图1是具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管的示意图。

图2-4是具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管的制造方法的剖面图。

其中，附图标记说明如下：

1      晶体管          10     基底

10a    尖叉部          10b    尖叉部

10c    第一凹槽        10d    第二凹槽

11     第一绝缘层      12     垫层

14     垫层            15     衬垫层

19     金属层          19’   金属层

20     埋入式位线      21a    氧化层

21b    氧化层          22     金属底层

23     绝缘栅极结构    24     外延层

32    第一源/漏极区    34    第二源/漏极区

45    第二绝缘层       52    前栅极

54    后栅极           101   垂直沟道

x     方向             y     方向

z     方向

具体实施方式

虽然本发明以实施例揭示如下，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定为准，且为了不使本发明的精神晦涩难懂，一些已知结构与工艺步骤的细节将不再于此揭示。