[发明专利]掺杂轮廓的形成方法

说明书

技术领域

本发明涉及一种掺杂轮廓的形成方法，特别是涉及一种通过一次离子注入工艺形成多个具有不同深度/浓度的掺杂区的掺杂轮廓的形成方法。

背景技术

常见的半导体装置例如：金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistors；MOSFET)已广泛地被应用在半导体工艺中。一般MOS晶体管包含有一个MOS电容器，以及两个位在电容器两侧且电性与半导体基底相反的掺杂区，称为源极(source)与漏极(drain)。在加入适当偏压的情形下，MOS晶体管可以视为电路中一种固态的开关(switch)，用来控制电流的导通，进而架构出一完整的集成电路。

为了更加精确地控制MOS晶体管的工艺品质，在MOS晶体管下方的半导体基底中常见设置有多个掺杂区包括：调整栅阀值(threshold voltage，Vt)的掺杂区，防止源极(source)与漏极(drain)不正常导通的抗击穿(anti-punch-through)掺杂区，信道阻绝(channel stop)掺杂区，以及井掺杂区等等。由于上述掺杂区具有不同深度，现有技术需通过多次离子注入工艺以分别形成上述掺杂区在半导体基底中，工艺步骤繁琐，不利于产能的提升。

因此，如何以简单的步骤形成多个具有不同深度的掺杂区，通过简化制造工艺以降低半导体装置的的生产成本是半导体业界一项重要课题。

发明内容

有鉴于此，本发明公开一种掺杂轮廓的形成方法，可以通过简单的步骤形成多个具有不同深度/浓度的掺杂区。

根据本发明的一优选实施例，本发明提供一种掺杂轮廓的形成方法，包括：提供半导体基底，以及对半导体基底进行离子注入工艺。在进行离子注入工艺时，施加浮动脉冲偏压在半导体基底，用以在半导体基底中形成多个具有不同深度或不同浓度的掺杂区。

本发明通过改变施加在半导体基底的脉冲偏压，包括调整脉冲偏压的电压、作用时间、占空比或作用频率或上述组合，以一次离子注入工艺同时形成多个具有不同深度的掺杂区，可以简化制造工艺，有效降低半导体装置的的生产时间以及成本。

附图说明

图1所示为根据本发明的一优选实施例所绘示的平行电板等离子体机台的示意图。

图2所示为根据本发明的一优选实施例所绘示的浮动脉冲偏压的作用顺序和作用时间的示意图。

图3所示为根据本发明的另一优选实施例所绘示的浮动脉冲偏压的作用顺序和作用时间的示意图。

图4所示为根据本发明的另一优选实施例所绘示的浮动脉冲偏压的作用顺序和作用时间的示意图。

图5到图6所示为根据本发明的一优选实施例所绘示的掺杂轮廓的形成方法的示意图。

其中，附图标记说明如下：

10    等离子体机台    12     气密反应室

14    上电板          16     下电板

18    半导体基底      20     电源

22    工艺气体        24     等离子体

26    源极            28     漏极

30    浅沟槽隔离      T1     周期

D1，D2，D3，D4        掺杂区

L，M，N                     浮动脉冲偏压

L1，L2，L3，M1，M2，M3，N1，子脉冲偏压

N2，N3

T2，T3，T4，T5，T6          作用时间

V，V1，V2，V3，V4，V5       电压

具体实施方式