[发明专利]阈值电压退化测量电路

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种阈值电压退化测量电路。

背景技术

随着集成电路工业不断发展，器件尺寸不断缩小，电路的可靠性设计也越来越复杂。由于芯片的集成度增加，氧化层厚度进入纳米量级，工作电压不断降低，电压的细微变化就有可能对器件造成致命影响，这使得电路的可靠性问题变得越来越突出。其中，氧化层击穿和深亚微米MOS(Metal-Oxide-Semiconductor，即金属-氧化物-半导体)器件特性退化是器件可靠性方面最重要的两个研究问题，这两者都对器件的寿命都有着决定性的作用。

引起MOS器件特性退化的原因有很多，热载流子注入(hot-carrier injection，HCI)和负偏压温度不稳定效应(negative bias temperature instability，NBTI)均会引起深亚微米PMOS器件界面陷阱和氧化层陷阱数量的增加，从而引起阈值电压的负方向漂移影响器件的可靠性。而对于深亚微米NMOS器件，也有类似的效应会影响器件可靠性。

具体地，PMOS器件阈值电压的负方向漂移更会引起器件开态电流的减小，也会影响器件的工作速度；HCI和NBTI效应不仅会对器件当前的性能产生影响，更会引起可靠性问题并有可能导致器件失效。因此，对于器件阈值电压漂移的测量，乃至进一步的避免和改善，都是解决器件可靠性时不得不重点考虑的问题。

对于阈值电压漂移的常规测量方式，不外乎先测定不同时刻的阈值，进一步推出阈值漂移的曲线。而大多数的阈值电压测量方式如恒定电流法、线性区法、跨导外延法，都是建立在I-V特性曲线的测量上，即首先测量各种情况下器件的电流和电压的变化曲线，随后根据电流及电压变化情况对阈值电压的变化进行推断，得到推断的阈值漂移曲线。可以看出，现有技术的测试方式并不能直接测量得到器件的阈值电压，必须要分多次分别测量多个物理量、还要经过推算和分析才能得到器件的阈值，测试过程复杂、所用时间较长、测试中主观推断因素较多、测试结果不精确。

发明内容

(一)要解决的技术问题

针对现有技术的缺点，本发明为了解决现有技术中MOS器件阈值电压退化测量过程复杂、设备成本高的问题，提供了一种阈值电压退化测量电路。

(二)技术方案

为此解决上述技术问题，本发明具体采用如下方案进行：

首先，本发明提供一种阈值电压退化测量电路，所述电路包括两个串联的MOS管；其中，第一MOS管为被测管，第一MOS管的栅极连接第一直流电压，源极和衬底同时连接源极电压，漏极连接输出端；第二MOS管的栅极和漏极同时连接第二直流电压，源极和衬底同时连接输出端。

优选地，所述两个串联的MOS管的沟道长度相同，且具有相同的宽长比。

优选地，所述两个串联的MOS管均为PMOS管或均为NMOS管。

优选地，当为PMOS管时，所述源极电压为电源电压VDD；当为NMOS管时，所述源极电压为地电压。

优选地，通过测量所述输出端的电压变化确定所述被测管的阈值电压退化情况。

(三)有益效果

在本发明的方案中，提出了一种结构简单的阈值电压退化测量电路，其电路只包含两个串联的MOS管，只需测量输出端的电压变化即可直接测量被测管的阈值电压退化情况，只涉及一个物理量的获取且无需进行二次处理和分析，因此本发明的技术方案结构简单、操作方便、节省时间、结果精确直观且易于实现。

附图说明

图1(a)为本发明的一个实施例中PMOS管的阈值电压退化测量电路结构示意图；

图1(b)为本发明的另一个实施例中NMOS管的阈值电压退化测量电路结构示意图；

图2(a)-图2(d)为本发明的仿真结果表1-4对应的数据曲线示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种直接测量阈值电压退化的电路，所述的测量电路主要包括2个沟道长度相同且具有相同的宽长比(更优选地，其尺寸完全相同)的串联的MOS管，通过在两MOS管的栅极施加直流电压，保证两管工作在饱和态，从而通过两MOS正常工作时输出端的电压变化来确定被测MOS管的阈值电压退化情况。