[发明专利]非易失性存储器件及其驱动方法

说明书

相关申请的交叉引用

本专利申请要求于2011年4月8日提交的韩国专利申请第10-2011-0032907号的优先权，其内容通过全文引用合并于此。

技术领域

本文的发明构思涉及半导体存储器件，更具体地，涉及非易失性存储器件。

背景技术

半导体器件是使用诸如硅、锗、砷化镓和磷化铟的半导体具体实现的储存器件。半导体器件可以分类为易失性存储器件和非易失性存储器件。

易失性存储器件在供电中断时丢失它们存储的数据。作为易失性存储器件，存在静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等等。非易失性存储器件在供电中断时保持它们存储的数据。作为非易失性存储器件，存在只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器器件、相变RAM(phase change RAM，PRAM)、磁性RAM(magnetic RAM，MRAM)、电阻式RAM(resistive RAM，RRAM)、铁电RAM(ferroelectric RAM，FRAM)等等。

发明内容

本发明构思的实施例提供非易失性存储器件。该非易失性存储器件可以包括多个存储块；以及传输晶体管(pass transistor)阵列，其响应于块选择信号，将多个驱动信号传送到所述多个存储块当中的被选存储块。传输晶体管阵列包括高电压晶体管，该高电压晶体管包括在一个有源区中形成的一个公用漏极(common drain)以及两个源极，并且传送到所述公用漏极的所述多个驱动信号之一通过所述两个源极被传送到不同的存储块。

本发明构思的实施例还提供非易失性存储器件。该非易失性存储器件可以包括：第一存储块和第二存储块；以及两个传输晶体管，所述两个传输晶体管响应于块选择信号，选择性地向第一存储块和第二存储块之一传送字线电压。所述两个传输晶体管包括：在一个有源区上相互平行地形成的第一栅极线和第二栅极线；在第一栅极线和第二栅极线之间形成的、并且被提供了字线电压的公用漏极；第一源极，其响应于第一块选择信号，将在公用漏极中提供的字线电压输出到第一存储块；以及第二源极，其响应于第二块选择信号，将在公用漏极中提供的字线电压输出到第二存储块。

附图说明

通过更加具体地描述附图中图示的本发明的优选方面，本发明的前述及其他特征和优点将更加清楚，附图中，相同的参考标号在不同的示图中始终指代相同的部件。附图不一定是按比例的，相反，重点在于举例说明本发明的原理。在附图中，为清楚起见，夸大了层和区域的厚度。

图1是根据本发明构思的实施例的非易失性存储器件的框图。

图2是更具体地图示图1的存储单元阵列的框图。

图3是更具体地图示图1的行译码器的结构的框图。

图4是图示图3的一部分的图。

图5是图示布置在图4一侧的传输晶体管的布局结构的图。

图6是沿图5的I-II线截取的截面图。

图7是图示布置在图4另一侧的传输晶体管的布局结构的图。

图8是图示图3的另一部分的图。

图9是图示布置在图8一侧的传输晶体管的布局结构的图。

图10是图示布置在图8另一侧的传输晶体管的布局结构的图。

图11是图示本发明构思的优点的图。

图12是图示存储单元阵列的实施例的图。

图13是图示存储单元阵列的另一个实施例的图。

图14是图示根据本发明构思的实施例的固态驱动器(SSD)的框图。

图15是图示根据本发明构思的实施例的存储系统的框图。

图16是图示根据本发明构思的实施例的存储卡的框图。

图17是图示根据本发明构思的实施例的计算系统的框图。

具体实施方式

下面将参照附图更详细地描述本发明构思的优选实施例。然而，本发明构思的实施例可以以不同的形式来具体实现，不应被解释为局限于此出阐述的示例实施例。相反，提供这些实施例是为了使本公开全面和完整，并向本领域技术人员充分传达本发明构思的范围。相同的参考标记始终指代相同的元件。

图1是根据本发明构思的实施例的非易失性存储器件的框图。参照图1，非易失性存储器件100可以包括单元阵列110、行译码器120、页缓冲器130、输入输出缓冲器140、控制逻辑150和电压生成器160。