[发明专利]悬空半导体薄膜结构及传感器单元的制造方法

说明书

技术领域

本发明涉及集成电路制造工艺，特别涉及一种悬空半导体薄膜结构及传感器单元的制造方法。

背景技术

微机电系统(Microelectronic Mechanical Systems，MEMS)是在微电子技术基础上发展起来的多学科交叉的前沿研究领域。经过几十年的发展，已成为世界瞩目的重大科技领域之一。它涉及电子、机械、材料、物理学、化学、生物学、医学等多种学科与技术，具有广阔的应用前景。

在MEMS器件中，越来越多的利用到悬空的半导体薄膜结构，例如，在某些传感器中，特别在某些与温度相关的传感器中，有时需要传感器处于一个悬空的基底上，即悬空的半导体薄膜结构上，由此，在封装后，传感器下方的基底不与封装的基座接触，而是悬空与空气或者真空接触，达到降低外界环境温度干扰的目的。

从上述传感器的应用方面来说，传感器的精度与其下方的基底(半导体薄膜)的厚度紧密相关，为了实现较高的精度，希望该悬空的基底的厚度较薄；同时，考虑到悬空的基底对于器件的支撑作用，又希望该悬空的基底的厚度较厚。因此，最终需要综合考虑上述几方面的因素，选定合适的悬空基底的厚度，并通过半导体工艺制取该确定厚度的悬空基底。

现有技术中，通常提供一半导体基底，通过背面腐蚀该半导体基底以形成悬空的基底，悬空基底的厚度通过腐蚀时间精确控制，然而，普通的半导体基底片间厚度均匀性往往超过10微米，因此如果要形成均匀、精确厚度(确定厚度)的悬空基底具有很大的难度，工艺极难控制。

发明内容

本发明的目的在于提供一种悬空半导体薄膜结构及传感器单元的制造方法，以解决现有技术中通过背面腐蚀工艺难以获取精确厚度的悬空基底的问题。

为解决上述技术问题，本发明提供一种悬空半导体薄膜结构的制造方法，包括：

提供半导体基底；

对所述半导体基底的正面执行P型掺杂工艺，形成第一掺杂层；

在所述半导体基底的正面及背面形成保护层；

对所述半导体基底背面采用光刻进行图形化，并采用背面腐蚀工艺，得到悬空的半导体薄膜结构。

可选的，在所述的悬空半导体薄膜结构的制造方法中，所述第一掺杂层的厚度为100纳米～20微米。

可选的，在所述的悬空半导体薄膜结构的制造方法中，在对所述半导体基底的正面执行P型掺杂工艺的同时，在背面执行P型掺杂工艺，形成第二掺杂层。

可选的，在所述的悬空半导体薄膜结构的制造方法中，在所述半导体基底的背面形成保护层的同时，在正面形成保护层。

可选的，在所述的悬空半导体薄膜结构的制造方法中，所述保护层的材料为氮化硅、氧化硅、氮氧化硅中的一种或多种。

可选的，在所述的悬空半导体薄膜结构的制造方法中，所述保护层为单层结构或者多层结构。

可选的，在所述的悬空半导体薄膜结构的制造方法中，所述P型掺杂工艺为扩散法或离子注入法。

可选的，在所述的悬空半导体薄膜结构的制造方法中，所述P型掺杂工艺的掺杂离子至少包含硼、铟、铝、镓中的一种。

可选的，在所述的悬空半导体薄膜结构的制造方法中，所述P型掺杂工艺的掺杂离子浓度为10¹⁹cm^-3～10²²cm^-3。

可选的，在所述的悬空半导体薄膜结构的制造方法中，所述半导体基底的材料为单晶硅。

可选的，在所述的悬空半导体薄膜结构的制造方法中，所述半导体基底为单面抛光或双面抛光的半导体基底。

可选的，在所述的悬空半导体薄膜结构的制造方法中，所述腐蚀工艺采用的溶液为KOH或TMAH。

本发明还提供一种悬空半导体薄膜结构的制造方法，包括：

提供半导体基底；

在所述半导体基底的背面形成保护层；

对所述半导体基底的正面执行P型掺杂工艺，形成第一掺杂层；

对所述半导体基底背面采用光刻进行图形化，并采用背面腐蚀工艺，得到悬空的半导体薄膜结构。

本发明还提供一种传感器单元的制造方法，包括：

提供半导体基底；

对所述半导体基底的正面执行P型掺杂工艺，形成第一掺杂层；

在所述半导体基底的正面及背面形成保护层，所述保护层为绝缘材料；

在正面的保护层上形成传感器单元；

对所述半导体基底背面采用光刻进行图形化，并采用背面腐蚀工艺，得到悬空的传感器单元。