[发明专利]改进的硅化物形成方式及相关器件

说明书

技术领域

本发明一般地涉及半导体领域，更具体地来说，涉及改进的硅化物形成方式及相关器件。

背景技术

半导体集成电路(IC)工业经历了快速发展。IC材料和设计的技术进步产生了多个IC时代，其中，每个新时代都具有比先前时代更小且更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，并且对于将被实现的这些进步，需要IC处理和制造中的类似开发。在IC演进过程中，功能密度(即，每个芯片区域中的互连器件的数量)通常都在增加，同时几何尺寸(即，使用制造工艺可以产生的最小部件(或线))减小。这种规模缩小工艺通常通过增加产量效率和降低相关成本来提供很多益处。这样的规模缩小还产生了相对较高的功率耗散值，这可通过使用诸如互补金属氧化物半导体(CMOS)器件的低功率耗散器件来解决。

由于这种按比例缩小的趋势(例如，由于高纵横比)，普遍的制造任务变得更加困难。作为一个实例，一种用于改进源极区域和漏极区域之间的电连接以及相关的源极接触件和漏极接触件之间的电连接的方法在接触孔填充有接触金属之前通过源极和漏极的接触孔对于源极区域和漏极区域执行硅化工艺。然而，当接触孔具有高纵横比时，该接触件穿孔硅化工艺可能更为困难并且很难达到目的。因此，尽管这些方法对于其预期的目的符合要求，但并不能在所有方面都符合要求。

发明内容

为了解决现有技术中所存在的技术问题，根据本发明的一方面，提供了一种方法，包括：提供半导体材料，所述半导体材料具有在其中的间隔的源极区域和漏极区域；形成栅极结构，所述栅极结构介于所述源极区域和所述漏极区域之间；对所述栅极结构实施栅极替换工艺，从而形成在其中的金属栅电极；在所述金属栅电极上方形成硬掩模层；在所述半导体材料中相应的源极区域和漏极区域上方形成硅化物层；去除所述硬掩模层，从而暴露所述金属栅电极；以及形成源极接触件和漏极接触件，每个源极接触件和漏极接触件都与所述硅化物层中相应的一个电连接。

该方法进一步包括：在实施所述栅极替换工艺之前，在所述栅极结构和所述半导体材料上方沉积第一层间介电(ILD)层；以及在形成所述硅化物层之前，去除所述第一ILD层。

该方法进一步包括：在所述硅化物层和所述硬掩模层上方沉积第二ILD层；以及实施化学机械抛光(CMP)工艺，从而平整化所述第二ILD层。

在该方法中，实施所述CMP工艺包括：去除所述硬掩模层。

该方法，进一步包括：去除所述金属栅电极的顶部部分，从而在所述栅极结构中形成开口，以及其中，形成所述硬掩模层包括：在所述开口的内部形成所述硬掩模层。

在该方法中，去除所述金属栅电极的所述顶部部分包括：去除所述金属栅电极的部分，所述金属栅电极的所述部分的厚度在大约5至10纳米范围内。

在该方法中，形成所述硅化物层包括：形成所述硅化物层，使得所述硅化物层从所述栅极结构几乎沿着所述相应的源极区域和漏极区域中的每个的整体向外延伸。

在该方法中，形成所述栅极结构包括：在所述栅极结构的所述侧壁上形成隔离件，以及其中，去除所述硬掩模层包括：去除所述隔离件围绕所述硬掩模层的部分。

根据本发明的另一方面，提供了一种方法，包括：提供半导体衬底；形成从所述衬底中向上延伸的鳍结构，所述鳍结构具有在其中的间隔的源极区域和漏极区域；形成栅极结构，所述栅极结构接合位于所述源极区域和漏极区域之间的所述鳍结构，所述栅极结构具有在其中的伪栅电极；在所述栅极结构和鳍结构上方沉积第一层间介电(ILD)层；去除所述伪栅电极，从而在所述栅极结构中形成沟槽；将金属层沉积到所述沟槽中，从而形成在其中的金属栅电极；去除所述金属栅电极的顶部部分，从而在所述栅极结构中形成开口；在所述开口中形成硬掩模层；去除所述第一ILD层，从而暴露所述鳍结构中的所述源极区域和漏极区域；在所述鳍结构中相应的源极区域和漏极区域上方形成硅化物层；去除所述硬掩模层；以及形成源极接触件和漏极接触件，源极接触件和漏极接触件中的每个都与所述硅化物层中相应的一个电连接。

该方法进一步包括：在所述硅化物层和所述硬掩模层上方沉积第二ILD层；以及实施化学机械抛光(CMP)工艺来平整化所述第二ILD层。

在该方法中，实施所述CMP工艺包括去除所述硬掩模层。

在该方法中，去除所述金属栅电极的所述顶部部分包括：去除所述金属栅电极的部分，所述金属栅电极的所述部分的厚度在大约5至10纳米范围内。