[发明专利]源漏轻掺杂方法、半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种源漏轻掺杂方法、半导体器件及其制造方法。

背景技术

CMOS(互补金属氧化物半导体)运算放大器，是各种电路的基础单元之一。随着信息技术的发展，对于信息数据的处理速度要求越来越高，对其中采用的CMOS运算放大器的频率响应特性要求也越来越高。然而，CMOS器件的寄生电容随着工作频率的升高起到越来越大的负面作用，如何减小这些寄生电容对CMOS运算放大器的影响，已经成为提高CMOS运算放大器频率响应特性的关键。

密勒电容是一个等效电容，其描述的是跨接在运算放大器的输出端与输入端之间的反馈电容(C_C)对运算放大器频率特性的影响。如图1A所示的一个运算放大器电路，一个戴维南电源(V_A)11通过一个戴维南电阻(R_A)12驱动这个电路，在输出端(V_out)17设有第一电阻(R_L)15和第一电容(C_L)16组成的相移电路作为负载，输入端(V_in)18和输出端17通过一个反馈电容(C_C)13相连，放大器14的电压增益值为A_v，即V_out＝A_V*V_in。密勒电容对于电路的频率特性的影响称为密勒效应。

请参照图1B，其为图1A的等效电路图，密勒效应是通过放大输入电容来起作用的，即密勒电容(C_M)13’可以使得器件或者电路的等效输入电容增大(1+A_v)倍，其中C_M＝C_C*(1+A_v)。因此很小的反馈电容(C_C)13即可造成器件或者电路的频率特性大大降低。

请参照图2，其为现有技术中共源极运算放大器的电路的示意图，所述共源极运算放大器的电路通常包括一个NMOS(N型金属氧化物半导体)晶体管22和一个输出电阻(R_out)25，输出端24为NMOS晶体管22的漏端，输入端21为NMOS的栅端。在输出端和输入端之间，由于存在栅漏的寄生交叠电容(C_gd)23，构成一个反馈电容，由于密勒效应，寄生交叠电容23会严重降低共源极运算放大器的频率响应特性。如何在保持器件性能不变的前提下，减小寄生的交叠电容，成为提高共源极运算放大器频率响应特性的关键。

通常工艺中，请参照图3，源漏轻掺杂的离子注入方向垂直于衬底31的表面，在进行完离子注入和退火工艺后，形成源极轻掺杂区32和漏极轻掺杂区33；源极轻掺杂区32和漏极轻掺杂区33与栅极结构34的交叠面积相同，即成对称结构。现有技术的工艺步骤简单但是对减小寄生电容并没有实质性的效果。而电路中的寄生电容随着工作频率的升高起到越来越大的负面作用，如何减小这些寄生电容对运算放大器的影响，已经成为提高运算放大器频率响应特性的关键。

发明内容

本发明的目的在于提供一种源漏轻掺杂工艺，能够降低漏端的寄生电容，从而提高共源极运算放大器的频率响应特性。

为解决上述技术问题，本发明提供一种源漏轻掺杂方法，所述源漏轻掺杂方法的离子注入方向向源极方向倾斜并与垂直于衬底方向成一夹角，以使形成的源极轻掺杂区和漏极轻掺杂区为非对称结构，所述源极轻掺杂区比漏极轻掺杂区更靠近沟道。

较佳的，在所述的源漏轻掺杂方法中，所述夹角为5度至45度。

较佳的，采用砷离子进行离子注入，注入能量为5Kev～10Kev，注入剂量为1*10¹⁴～1.5*10¹⁵/cm²。

较佳的，采用磷离子进行离子注入，注入能量为1.5Kev～5Kev，注入剂量为1*10¹⁴～2*10¹⁵/cm²。

较佳的，采用硼离子进行离子注入，注入能量为0.5Kev～4Kev，注入剂量为1*10¹⁴～1.5*10¹⁵/cm²。

较佳的，采用铟离子进行离子注入，注入能量为5Kev～20Kev，注入剂量为5*10¹³～1*10¹⁵/cm²。