[发明专利]LDMOS晶体管及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种LDMOS晶体管及其制造方法。

背景技术

LDMOS晶体管结构被广泛用作诸如高压MOS场效应晶体管的许多类型的晶体管应用的半导体器件。

如图1所示，现有技术中一种典型的LDMOS晶体管包括：具有P型阱区的半导体衬底100，用于隔离器件的STI(浅槽隔离结构)101，通过沟道区连接的N+掺杂的源区102b和漏区，以及覆盖沟道区并影响沟道区内电子分布的栅极结构(Gate)103。漏区通常包括漏极接触区102a以及向沟道区(或栅极)方向延伸的漏极漂移区(N-漂移区)104。通常LDMOS晶体管从源区102b引出源极S，从漏极接触区102a引出漏极D，从栅极结构103引出栅极G。

漏极漂移区104主要用于改变LDMOS中电场的分布，提高LDMOS的击穿电压(Breakdown Voltage)。而击穿电压是衡量LDMOS器件性能的重要参数，通常是指在保证不被击穿的情况下，栅极和漏极之间能够施加的最大电压。

然而，随着集成电路的集成度越高，器件的尺寸和芯片面积也相应地就越小。对于LDMOS而言，在减小器件面积的同时，尽可能地提高LDMOS的击穿电压，已经变得越来越难。

因此，需要一种LDMOS晶体管及其制造方法，可以减小器件面积的同时，比较容易地提高击穿电压。

发明内容

本发明的目的在于提供一种LDMOS晶体管及其制造方法，能够提高击穿电压，有利于更小面积的器件芯片的制造。

为解决上述问题，本发明提出一种LDMOS晶体管，包括具有阱区的半导体衬底、位于所述半导体衬底表面内的源区和漏区以及位于所述半导体衬底上方的栅极，其中，所述漏区包括漏极漂移区、位于漏极漂移区内的漏极接触区以及位于漏极漂移区内并靠近栅极的漏极调谐区，所述漏极调谐区与漏极接触区的掺杂类型相反。

进一步的，所述阱区和漏极调谐区为P型，所述源区、漏极漂移区和漏极接触区为N型。

进一步的，所述阱区和漏极调谐区为N型，所述源区、漏极漂移区和漏极接触区为P型。

进一步的，所述漏极漂移区的掺杂浓度低于所述漏极调谐区、源区、漏极接触区与阱区。

进一步的，所述漏极调谐区与源区、漏极接触区的掺杂浓度数量级相同。

进一步的，所述漏极调谐区包括漏极调谐漂移区以及位于所述漏极调谐漂移区的漏极调谐接触区。

相应的，本发明还提供一种LDMOS晶体管的制造方法，包括以下步骤：

提供一半导体衬底，在所述半导体衬底中形成阱区；

在所述半导体衬底表面的一侧阱区中形成比所述阱区掺杂浓度低的漏极漂移区；

在所述半导体衬底上方形成栅极结构；

以所述栅极为掩膜，以高于所述漏极漂移区的掺杂浓度，在另一侧阱区中形成源区以及在所述漏极漂移区中形成漏极接触区以及漏极调谐区。

进一步的，所述阱区和漏极调谐区为P型，所述源区、漏极漂移区和漏极接触区为N型。

进一步的，所述阱区和漏极调谐区为N型，所述源区、漏极漂移区和漏极接触区为P型。

进一步的，在形成所述阱区之后，漏极漂移区之前，还在所述半导体衬底中形成隔离结构。

进一步的，所述漏极调谐区包括漏极调谐漂移区以及位于所述漏极调谐漂移区的漏极调谐接触区。

进一步的，在所述源区引出源极，在所述漏极接触区引出漏极，在所述漏极调谐区引出控制极。

与现有技术相比，本发明提供的LDMOS晶体管及其制造方法，通过在漏极漂移区中形成与源漏极反型的漏极调谐区，使得LDMOS晶体管具有类似于JFET晶体管的结构，漏极调谐区使得LDMOS晶体管的漂移区变窄，从而提高击穿电压，有利于具有更高击穿电压及更小面积的器件芯片的制造；本发明的LDMOS晶体管制造方法不需要额外的掩模板，在重掺杂形成源漏极区的同时就可以形成漏极调谐区，可以与现有的CMOS的制造工艺完全兼容，同时从漏极调谐区引出控制极可以使得LDMOS晶体管具有可调谐性。

附图说明

图1是现有技术的一种LDMOS晶体管的剖面结构示意图；

图2是本发明具体实施例的LDMOS晶体管的剖面结构示意图；

图3是本发明具体实施例的LDMOS晶体管的击穿电压测试中沟道示意图；

图4是本发明具体实施例的LDMOS晶体管的制造方法流程图；

图5A至5D是本发明具体实施例的LDMOS晶体管制造流程中的器件剖面结构示意图。