[发明专利]等离子体氮化处理方法和装置、及半导体装置的制造方法

说明书

技术领域

本发明涉及在结构体的表面形成氮化物膜的等离子体氮化处理方法、等离子体氮化处理装置以及半导体装置的制造方法。

背景技术

在DRAM等半导体装置的制造过程中，在硅基板上形成栅极绝缘膜，在栅极绝缘膜上形成栅电极，以覆盖栅电极的方式在栅极绝缘膜和栅电极的周围形成绝缘层。在栅电极的电极部分使用例如含有多晶硅和钨的层叠体。栅极绝缘层具有规定的阈值电压。硅基板和栅电极的电极之间的电子的移动通过栅极绝缘层进行。具体而言，上述的电子的移动通过在硅基板和栅电极的电极之间施加栅极绝缘层的阈值电压以上的电压来进行。栅极绝缘层例如可由氮氧化硅(SiON)形成。以覆盖栅电极的周围的方式形成的绝缘层，例如可由硅氧化物(SiO₂)形成。该绝缘层例如可利用化学气相沉积法(CVD法)形成。

另外，栅电极的形成，例如通过在硅基板上形成与上述层叠体和栅极绝缘层对应的层叠膜之后，蚀刻该层叠膜来进行。此时，例如出于修复由蚀刻引起的栅极绝缘层的损伤或缺陷的目的，有时在形成栅电极之后，利用热氧化法等实施氧化处理。另外，在栅电极的周围形成绝缘层之后，出于各种目的有时对整体实施退火处理。

进行上述氧化处理时，由于栅电极的表面暴露于氧化环境，所以构成栅电极的电极部分的钨的表面被氧化。另外，利用CVD法在栅电极的周围形成由硅氧化物构成的绝缘层时，钨的表面被CVD法中使用的氧气氧化。另外，在形成该绝缘层后进行退火处理时，因硅氧化物所含的氧，钨的氧化继续进行。如此地钨被氧化时，例如成为氧化钨(WO_X)从钨的表面飞散，在氧化钨和绝缘层的界面形成空穴等空间，结果，作为栅电极的电压特性发生变化，可能无法得到所希望的电特性。

因此，考虑在进行上述氧化处理等之前，要在钨的表面形成抗氧化膜。作为抗氧化膜，例如考虑使用氮化物膜，具体而言使用氮化钨膜。

专利文献1中记载了使用含有氮的气体进行等离子体处理，将由多晶硅膜、氮化钨膜以及钨膜构成的栅电极的侧壁进行氮化，从而形成氮化物膜的技术。另外，专利文献2中记载了在含有氮气的气体中对在硅基板上形成的钨膜的整体或其表面层进行处理使其氮化的技术。另外，专利文献3中记载了通过热氮化或等离子体氮化等氮化处理，以氮化钨覆盖作为薄膜晶体管(TFT)的配线材料使用的钨膜的表面的技术。另外，专利文献4中记载了利用快速热退火(RTA)法，对由钛·钨层构成的半导体集成电路的局部相互连接体进行氮化的技术。另外，专利文献5中记载了利用CVD法，形成氮化钨薄膜作为铜配线的阻挡膜的技术。

专利文献1：日本特开2004-200550号公报

专利文献2：日本特开平1-189138号公报

专利文献3：日本特开2000-332259号公报

专利文献4：日本特开平5-243178号公报

专利文献5：日本特开2000-235963号公报

发明内容

在专利文献1～5中记载的技术中，形成氮化物膜时，包含硅基板和栅电极的结构体的表面整体被暴露于氮化环境。因此，氮化物膜不仅在构成栅电极的电极部分的一部分的钨表面形成，而且在构成栅电极的电极部分的其他部分的多晶硅、栅极绝缘层、硅基板等含硅的部分的表面也形成。一般而言，氮化物膜容易在其膜中形成缺陷。当由于氮化物膜以沿着硅基板和电极部分(多晶硅和钨)的表面的方式连续地形成，从而在氮化物膜中形成缺陷时，有可能因氮化物膜中的缺陷而在硅基板和钨之间发生漏电。另外，栅极绝缘层由氮氧化硅构成时，硅氮化物膜将被进一步氮化，氮氧化硅的氮浓度发生变化，栅极绝缘层的阈值电压可能会发生变动。另外，有时将需要用于除去在硅基板的表面形成的氮化物膜，具体而言为硅氮化物膜(SiN)的工序。

本发明鉴于上述问题点而完成，其目的在于提供一种等离子体氮化处理方法、等离子体氮化处理装置以及半导体装置的制造方法，其能够在具备包括含金属的第1部分和含硅的第2部分结构体的被处理体上形成仅覆盖第1部分的表面的氮化物膜。

本发明的等离子体氮化处理方法是将具备结构体的被处理体配置在处理容器内，对被处理体实施等离子体处理，其中，所述结构体包括含金属的第1部分和含硅的第2部分且以使第1和第2部分的表面露出的方式形成，由此选择性地氮化第1部分的表面，在第1部分的表面选择性地形成金属氮化物膜的等离子体氮化处理方法。第1部分含有钨。