[发明专利]超薄基板的封装方法

说明书

技术领域

本发明涉及基板的封装方法技术领域，特别是一种适用于采用超薄、高密度的封装基板，用于多组件整合复杂封装的晶圆级封装方法。

背景技术

随着IC芯片的积集度追赶着摩尔定律的飞快发展，相应的封装技术亦不断地达到前所未有、创新的技术水准。而在众多创新出来的封装技术当中，晶圆级封装(WLP,Wafer Level Packaging or CSP,Chip Scale Package)是IC芯片封装的其中一种方式，也是具有指标性视为革命性技术突破的一环。与先前的技术最大的不同点在于：晶圆级封装是直接在晶圆上进行且完成集成电路封装技术的制造，并不是切割晶圆后再个别对IC芯片组装的传统封装工艺。晶圆级封装后，IC芯片的尺寸与晶粒原有尺寸相同，因此业界亦称谓晶圆级芯片尺寸封装(WLCSP,Wafer Level Chip Scale Package)。

但由于前述现有WLP尺寸限制了布局(layout)扇出(Fan-out)的范围，因此现今业界也发展出Fan-out WLP，如：infinion的eWLB(Embedded wafer level ball grid array)的技术，或是Renasas的SiWLP(System in Wafer-Level Package)与SMARFTI(SMArt chip connection with Feed-Through Interposer)的技术。

请参考附图1A至附图1F，附图1A至附图1F是用以说明扇出晶圆级封装(FO-WLP)的简单示意图。但是，目前业界所谓扇出晶圆级封装并没有标准工艺，各种相关技术间会略有所差异，但其技术概念大体上相同。

参见附图1A，提供一暂时性载具100，对晶圆级封装而言，暂时性载具100即可为一晶圆。

参见附图1B，在暂时性载具100上制作多层线路，包括制作金属层102、106的线路以及制作介电层104，并交替制作金属层102、106与介电层104，以形成多层线路(即封装IC芯片的多层基板)。附图1B仅显示部分以简化说明。实际上可能形成3至5层。

参见附图1C，在多层线路上表面形成多个焊垫层108(Ball Pad Layer)，焊垫层108透过导孔金属110与下方多层线路的金属层106连接。

参见附图1D，透过多个焊垫层108，对芯片150(裸晶,Die)进行封装112，封装112的方式例如为众所周知的覆晶凸块封装(Flip chip bump bonding)或者是微凸块焊接(MBB,micro bump bonding)或表面黏着球门阵列(SMT BGA,Surface Mount Ball Grid Array)封装。

参见附图1E，接着，对已封装完成的芯片进行模封152(Molding)。

参见附图1F，使完成模封的芯片150及多层线路与暂时性载具100分离后，对多层线路下表面进行植球114(BGA Ball mounting)。

如前所述关于扇出晶圆级封装的说明为简化的描述，然而基本概念都是在晶圆100上制作多层线路，封装芯片150后，从暂时性载具100(晶圆)分离，再进行切割工艺(Dice or Sigulation)，才能完成个别IC芯片150的封装。然而，前述封装工艺的良品率主要取决于个别封装构成部分的良品率的总和而决定。对前述晶圆级封装而言，必须先对整个晶圆100实施封装(wafer molding)后，才能进行切割工艺(Dice or Sigulation)。而无法避免当中的多层线路(即封装IC芯片的多层基板)造成个别IC芯片封装的失败，仍需在切割工艺(Dice or Sigulation)后才挑选出封装合格的IC芯片。

另外，以Renasas所提出的SMAFTI封装方法，用于封装内存芯片(Memory Chip)及系统单芯片(SoC,System-On-a-Chip)或逻辑芯片(Logic Chip)为例；

首先，在晶圆表面制作多层线路(FTI,Feed-Through Interposer)，即所谓中介层。

对内存芯片(Memory Chip)进行封装(bonding)。

对整个晶圆实施封装(wafer molding)。

移除晶圆(Silicon Wafer)。