[发明专利]环状离子注入方法、半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种环状离子注入方法、半导体器件及其制造方法。

背景技术

CMOS(互补金属氧化物半导体)运算放大器，是各种电路的基础单元之一。随着信息技术的发展，对于信息数据的处理速度要求越来越高，对其中采用的CMOS运算放大器的频率响应特性要求也越来越高。然而，CMOS器件的寄生电容随着工作频率的升高起到越来越大的负面作用，如何减小这些寄生电容对CMOS运算放大器的影响，已经成为提高CMOS运算放大器频率响应特性的关键。

密勒电容是一个等效电容，其描述的是跨接在运算放大器的输出端与输入端之间的反馈电容(C_C)对运算放大器频率特性的影响。如图1A所示的一个运算放大器电路，一个戴维南电源(V_A)11通过一个戴维南电阻(R_A)12驱动这个电路，在输出端(V_out)17设有第一电阻(R_L)15和第一电容(C_L)16组成的相移电路作为负载，输入端(V_in)18和输出端17通过一个反馈电容(C_C)13相连，放大器14的电压增益值为A_v，即V_out＝A_V*V_in。密勒电容对于电路的频率特性的影响称为密勒效应。请参照图1B，其为图1A的等效电路图，密勒效应是通过放大输入电容来起作用的，即密勒电容(C_M)13’可以使得器件或者电路的等效输入电容增大(1+A_v)倍，其中C_M＝C_C*(1+A_v)。因此很小的反馈电容(C_C)13即可造成器件或者电路的频率特性大大降低。

请参照图2，其为现有技术中共源极运算放大器的电路的示意图所述共源极运算放大器的电路通常包括一个NMOS(N型金属氧化物半导体)晶体管22和一个输出电阻(R_out)25，输出端24为NMOS晶体管22的漏端，输入端21为NMOS的栅端。在输出端和输入端之间，由于存在栅漏的寄生交叠电容(C_gd)23，构成一个反馈电容，由于密勒效应，寄生交叠电容23会严重降低共源极运算放大器的频率响应特性。如何在保持器件性能不变的前提下，减小寄生的交叠电容，成为提高共源极运算放大器频率响应特性的关键。

通常工艺中，为了抑制半导体器件的短沟道效应(Short Channel Effect)，会采取环状离子注入(Halo Implantation)的方式将与源漏反型的离子注入到器件沟道之中。通常，环状离子注入会采用多次注入完成，每次离子的注入剂量相等，并且每次离子注入方向与垂直于硅片表面的方向(Y方向)所成角度也相等，而离子注入方向在硅片表面的投影与沟道方向(X方向)所成的角度不尽相同，如图3所示，以NMOS器件为例，NMOS器件的环状离子注入通过四次注入完成，源极离子注入方向31和漏极离子注入方向32在硅片表面的投影与沟道方向(X方向)所成的夹角分别为45度、135度、225度、315度。经过环状离子注入，在源极区域和漏极区域形成源极空间电荷区33和漏极空间电荷区34。环状离子注入能够有效限制空间电荷区向沟道内的扩散，从而抑制了器件的短沟道效应。同时，环状离子注入也决定了漏极掺杂离子与栅极的交叠区域的大小，该交叠区域越大，寄生的交叠电容就越大，也就会引起更严重的密勒效应，从而导致共源极运算放大器的频率响应特性的降低，因此，如何通过控制环状离子注入方法从而提高共源极运算放大器的频率响应效应成为本领域人员研究的重点。

发明内容

本发明的目的在于提供一种环状离子注入方法，使得共源极运算放大器的频率响应特性有效提高。

为解决上述技术问题，本发明提供一种环状离子注入方法，包括对衬底进行环状离子注入，所述衬底上形成有栅极结构，所述衬底包括源极区域和漏极区域；所述环状离子注入包括源极离子注入和漏极离子注入；所述漏极离子注入方向与垂直于衬底表面方向夹角大于源极离子注入方向与垂直于衬底表面方向夹角。