[发明专利]阻变存储装置、布局结构及其感测电路

说明书

相关申请的交叉引用

本申请要求2011年10月13日向韩国知识产权局提交的韩国专利申请No.10-2011-0104512的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种半导体存储装置，更具体而言，涉及一种阻变存储装置、布局结构、及其感测电路。

背景技术

在读取操作期间，可以通过感测流经阻变存储装置的存储器单元的电流来读取储存在阻变存储装置中的数据。阻变存储装置可以包括相变随机存取存储器(PCRAM)、磁随机存取存储器(MRAM)、阻变随机存取存储器(ReRAM)等。各个存储装置的操作原理彼此不同。然而，读取操作可以理解为是以相同方式执行的。

图1说明一种已知的阻变存储装置。

参见图1，阻变存储装置10包括存储器单元阵列101、行地址译码器103、列地址译码器105、第一列选择器107、第二列选择器109、位线驱动器/吸收器111、源极线驱动器/吸收器113、以及感测电路115。存储器单元阵列101包括耦接在多个位线和源极线BL和SL与多个字线WL之间的多个存储器单元。行地址译码器103被配置为响应于外部地址来驱动字线。列地址译码器105被配置为响应于外部地址来驱动第一列选择器107和第二列选择器109。第一列选择器107被配置为驱动位线。第二列选择器109被配置为驱动源极线。位线驱动器/吸收器111被配置为将预定电压施加至由第一列选择器107驱动的位线。源极线驱动器/吸收器113被配置为将预定电压施加至由第二列选择器109驱动的源极线。

当特定的存储器单元被行地址译码器103所驱动的字线使能时，源极线与位线之间的电阻器根据所述存储器单元的电阻状态而具有高电平或低电平。

在写入操作期间，即，当写入使能信号WE被使能成高电平而读取使能信号RE被禁止成低电平时，诸如位线驱动器/吸收器111和源极线驱动器/吸收器113的写入电路根据从外部提供的数据DATA而操作，以驱动选中的位线和源极线。根据所述操作而选中的存储器单元的电阻变为高水平或低水平。

在读取操作期间，即，当写入使能信号WE被使能成低电平而读取使能信号RE被禁止成高电平时，诸如位线驱动器/吸收器111和源极线驱动器/吸收器113的写入电路被去激活，而感测电路115被激活。然后，源极线耦接至接地端子，且位线耦接至感测电路115中所包括的感测单元1151的感测节点Vc。

感测电路115通过使用钳位电压VCLAMP，在感测操作期间不允许过量的电压施加给位线。具体地，钳位电压VCLAMP减去开关元件N12的阈值电压所得的电压施加至感测节点Vc。

当在读取操作期间选中存储器单元并激活感测电路115时，源极线经由感测电路115的开关元件1157而与接地端子耦接。因此，在感测节点Vc与接地端子之间形成了电流路径(Vc-第一列选择器-BL-存储器单元-SL-第二列选择器-接地端子)，且流经所述电流路径的电流根据单元电阻而变化。

例如，当单元电阻低时，较高的电流IH经过，而当单元电阻高时，较低的电流IL经过。此电流也从预输出端子Pre_out流出。如果假设调整偏置电压PBIAS使得在感测操作期间流入预输出端子Pre_out的电流具有介于低电流IL与高电流IH之间的值，则当单元电阻值低时，从预输出端子Pre_out流出的电流变得大于流入预输出端子Pre_out的电流，使得预输出端子Pre_out的电压降低。另一方面，当单元电阻值高时，从预输出端子Pre_out出来的电流变得小于流入预输出端子Pre_out的电流，使得预输出端子Pre_out的电压增加。

因此，在一定的时间之后，可以利用差动放大器1153比较预输出端子Pre_out的电压与参考电压REF来确定单元电阻值。即，当单元电阻值低时，预输出端子Pre_out的电压变得小于参考电压REF，使得输出数据RD_out变低，而当单元电阻值高时，预输出端子Pre_out的电压变得大于参考电压REF，使得输出数据RD_out变高。感测到的输出数据RD_out被储存在锁存器1155中，并在期望的时间点被输出至外部。

在图1所示的感测电路115中，在阻变存储器的单元电阻值差别小的情况下，感测余量会变得不足。为了确保感测余量，应当控制偏置电压PBIAS，以将介于两个单元电流IL与IH之间的参考电流提供给预输出端子Pre_out。在此情况下，由于电流之差小且单元电流是可变的，因此难以利用偏置电压PBIAS正常地执行这种功能。