[发明专利]倍压电路以及包括其的射频识别标签芯片

说明书

技术领域

本发明属于集成电路(IC)设计技术领域，涉及倍压电路，尤其涉及传输通路中全部使用PMOS晶体管的倍压电路、以及包括该倍压电路的射频识别(RFID)标签芯片。

背景技术

在IC芯片设计中，经常需要应用大于IC本身提供的正常电源电压(V_DD)的电压源，因此，通常会在IC芯片中设置电荷泵电路模块以提升电压，其中倍压电路就是常见的电荷泵电路之一。

图1所示为现有技术的倍压电路结构示意图。如图1所示，在该示例中，倍压电路10包括四个传输MOS晶体管110、120、210、220以及两个电容130、230。其中，MOS晶体管110和210为NMOS晶体管，MOS晶体管120和220为PMOS晶体管；NMOS晶体管110和PMOS晶体管120串联地连接，以基本地组成第一传输通路；在NMOS晶体管110的源端/漏端与PMOS晶体管120的漏端/源端之间的B点处设置电容130，B点的电平可以控制NMOS晶体管210和PMOS晶体管220的导通或关闭；并且，在PMOS晶体管120导通时，电容130的电位可以输出至输出端Vout。同样，NMOS晶体管210和PMOS晶体管220串联地连接，以基本地组成第二传输通路；在NMOS晶体管210的源端/漏端与PMOS晶体管220的漏端/源端之间的A点处设置电容230，A点的电平可以控制NMOS晶体管110和PMOS晶体管120的导通或关断；并且，在PMOS晶体管220导通时，电容230的电位可以输出至输出端Vout。

以下说明图1所示倍压电路的基本工作原理。

在偏置于电容230上的时钟信号CLKA从低电平变为高电平时(假设高电平时等于正常电源电压V_DD)，偏置于电容130上的时钟信号CLKB同时地从高电平变为低电平；经过电容后，A点变为高电平，B点被拉低为低电平；

B点变为低电平时，NMOS晶体管210和PMOS晶体管220的栅端偏置低电平，NMOS晶体管210关断，输入电平Vin(例如其等于V_DD)被切断，PMOS晶体管220导通，A点的电平信号(例如，2V_DD)可以被传输至输出端Vout；同时，此时A点变为高电平，NMOS晶体管110和PMOS晶体管120的栅端偏置高电平，NMOS晶体管110导通，输入电平Vin可以对电容130充电，PMOS晶体管120同时关断，B点的电平信号不会被PMOS晶体管120传输输出；

因此，在其后B点保持低电平、A点保持高电平的过程中，电容130连接的B点因为NMOS晶体管110导通而连接到输入电平Vin，从而保持输入电平(V_DD)。

相反地，在偏置于电容230上的时钟信号CLKA从高电平变为低电平时，偏置于电容130上的时钟信号CLKB同时地从低电平变为高电平；经过电容后，B点变为高电平(2V_DD)，A点被拉低为低电平；

B点变为高电平时，NMOS晶体管210和PMOS晶体管220的栅端偏置高电平，NMOS晶体管210导通，输入电平Vin传输至A点并对电容230充电，PMOS晶体管220关断，A点的电平信号不会被PMOS晶体管220传输输出；同时，此时A点变为低电平，NMOS晶体管110和PMOS晶体管120的栅端偏置高电平，NMOS晶体管110关断，PMOS晶体管120导通，B点的电平信号(例如，2V_DD)可以被传输至输出端Vout。

因此，在其后A点保持低电平、B点保持高电平的过程中，同样，由于NMOS晶体管210导通，A点和输入电平Vin连接，从而保持为输入电平(V_DD)。

如此往复循环，就可以使输出端Vout基本等于2V_DD。

但是，NMOS晶体管110和210的阈值电压Vth大于0，在正常电源电压V_DD发生波动且处于较低的情况下，输入端的正常电源电压V_DD难以被有效传输，从而使A点和B点的电位难以被充电拉高提升V_DD，一般情况下低于V_DD，在下次充高的时候不能够达到2V_DD，因此，使得输出端Vout小于2V_DD，能量未得到充分利用，倍压电路10的工作效率大大降低。