[发明专利]一种制作铜互连结构的方法无效

申请号：	201210058770.2	申请日：	2012-03-07
公开（公告）号：	CN103311174A	公开（公告）日：	2013-09-18
发明（设计）人：	王冬江;胡敏达;张海洋	申请（专利权）人：	中芯国际集成电路制造（上海）有限公司
主分类号：	H01L21/768	分类号：	H01L21/768
代理公司：	北京市磐华律师事务所 11336	代理人：	董巍;顾珊
地址：	201203 ***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种制作互连结构方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体制造技术领域，特别涉及一种制作铜互连结构的方法。

背景技术

随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路的特征尺寸越来越小，密度越来越大，所含元件数量不断增加。铜凭借其优异的导电性，以成为集成电路技术领域中互连集成技术的解决方案之一。

如图1A-1D所示，为现有的形成铜互连结构过程中各步骤所获得的器件的剖视图。如图1A所示，在半导体衬底100上形成层间介电层101，层间介电层101中形成有用于填充铜互连结构的沟槽110。如图1B所示，在图1A所示的器件表面形成阻挡晶种层102。目前，工艺上形成阻挡晶种层102的方法通常为物理气相沉积法等的沉积方法，此类方法在具有诸如沟槽110的器件表面形成材料层(例如，阻挡晶种层)时，很容易在沟槽110上部的开口处形成悬挂物，即该处的厚度大于开口下部的材料层的厚度，如图1B所示。随后在这种结构的沟槽110内采用电化学镀的方法填充金属铜时，由于沟槽110的开口处的阻挡晶种层102的厚度较大，导致该处的电流较大，使该处的金属铜具有较高的生产速率，如图1C所示。并且，还由于沟槽110的开口处的尺寸小于其下部的尺寸，进而导致在沟槽110的下部未完全被金属铜填满时，开口处已经封闭，进而在沟槽110内形成空隙104，如图1D所示。

随着半导体器件尺寸的不断缩小，上述现象也越加明显，并且铜互连结构中的这些缺陷(空隙104)所产生的影响也越加显著。这些缺陷将严重影响到器件的稳定性，并导致生产的良品率降低。

因此，需要一种制作铜互连结构的方法，以解决现有技术中存在的上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作铜互连结构的方法，包括：提供半导体衬底，所述半导体衬底上形成有具有沟槽的层间介电层；形成覆盖所述沟槽的底部和侧壁的阻挡晶种层；采用电化学镀方法在所述沟槽的剩余部分内填充金属铜，以形成所述铜互连结构，其中，在填充所述金属铜之前或填充一部分金属铜之后，采用电磁波照射所述阻挡晶种层或形成的金属铜层至表面熔化后停止照射。

优选地，所述电磁波包括波长大于1微米的红外激光和/或微波。

优选地，所述红外激光是由CO₂激光器或YAG激光器提供的。

优选地，采用电磁波在填充所述金属铜之前照射所述阻挡晶种层时，所述电磁波的照射深度小于所述阻挡晶种层的最小厚度。

优选地，采用电磁波在填充一部分金属铜之后照射所述金属铜层时，所述电磁波的照射深度小于在所述金属铜层的最小厚度。

优选地，所述电磁波的照射深度是通过控制电磁波源的照射能量、照射时间和/或占空比来控制的。

优选地，所述阻挡晶种层是由TaN、Ta、Ru、Mn和Mo中的一种或多种形成的。

优选地，所述方法在形成所述铜互连结构之后还包括再次采用电磁波照射的步骤。

优选地，所述方法在形成所述铜互连结构之后还包括执行退火处理的步骤。

优选地，所述方法在形成所述铜互连结构之后还包括去除所述铜互连结构周围的所述层间介电层，并重新形成层间介电层的步骤。

本发明在填充金属铜之前或填充一部分金属铜之后，采用电磁波照射阻挡晶种层或形成的金属铜层至表面熔化后停止照射，可以使阻挡晶种层或金属铜层的表面平整，进而避免在后续形成的金属互连结构中存在有不期望得到的空隙，以提高器件的稳定性和生产的良品率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，