[发明专利]形成鳍部及鳍式场效应晶体管的方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及形成鳍部及鳍式场效应晶体管的方法。

背景技术

鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，鳍式场效应晶体管包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构包括栅介质层(图中未示出)和位于栅介质层上的栅电极12。对于Fin FET，鳍部14的顶部以及沿鳍部延伸方向的两侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。

随着半导体技术的发展，器件结构进一步等比缩小，当电源电压低于1V时，普通体硅CMOS电路速度剧减，这是因为当降低阈值电压时，很难做到不使器件电流驱动性能下降、不增大静态泄漏电流。加之，器件驱动性能的下降因器件寄生效应、内层互连布线和结电容的增加而显得更为严重。因此，为了实现CMOS芯片的高速、低功耗，必须在以下几个方面进行技术上的革新，如更新IC设计，采用新型材料(如SOI、低介电介质)，低阻金属(Cu)互连。更新体硅IC设计必将增加电路的复杂性，从而增加IC制造成本。现有技术中，为了提高器件的性能，采用SOI(silicon-on-insulator，绝缘体上硅)结构形成鳍式晶体管。

图2～图3为现有技术中利用SOI结构形成鳍式场效应晶体管的方法，现有技术中利用SOI结构形成鳍式场效应晶体管的方法包括：参考图2，提供SOI衬底，该SOI衬底包括第一半导体衬底21，位于第一半导体衬底21上的埋层22，位于埋层22上的第二半导体衬底23；参考图3，图形化第二半导体衬底23形成鳍部24。之后形成栅极结构、源极和漏极。

鳍式场效应晶体管驱动电流的大小与鳍部24的密度有关，鳍部24的密度越大，鳍式场效应晶体管驱动电流越大。现有技术中，图形化第二半导体衬底23形成鳍部24的方法为光刻、刻蚀。由于现有技术中，受光刻分辨率的限制，相邻两鳍部24之间的节距(fin pitch)d较大，鳍部的密度相应较小。利用现有技术的光刻、刻蚀工艺形成鳍部24时，鳍部24的密度不能进一步增大，相应的鳍式场效应晶体管的驱动电流也不能提高。

更多关于鳍式场效应晶体管的结构及形成方法请参考公开号为“US7868380B2”的美国专利。

发明内容

本发明解决的问题是现有技术中鳍式场效应晶体管的鳍部的密度较小。

为解决上述问题，本发明具体实施例提供一种形成鳍部的方法，包括：

提供具有第一鳍部的基底；

利用外延生长法在第一鳍部平行其延伸方向的两侧面交叠形成第一半导体层和第二半导体层，所述第一半导体层和第二半导体层均至少为一层，所述第二半导体层的材料和所述第一鳍部的材料相同；

去除所述第一半导体层，所述第二半导体层作为第二鳍部，所述鳍部包括所述第一鳍部和第二鳍部。

可选的，所述利用外延生长法在第一鳍部平行其延伸方向的两侧面交叠形成第一半导体层和第二半导体层包括：

利用外延生长法在第一鳍部的表面交叠形成第一半导体层和第二半导体层；

对所述第一半导体层、第二半导体层进行平坦化，使所述第一半导体层的顶面、第二半导体层的顶面与所述第一鳍部的顶面相平。

可选的，利用化学机械抛光进行所述平坦化。

可选的，在形成第一半导体层、第二半导体层之前，还包括：在所述第一鳍部的表面形成氧化层；湿法剥离所述氧化层。

可选的，利用湿氧或干氧氧化所述第一鳍部，在所述第一鳍部的表面形成氧化层。

可选的，所述第一半导体层的材料为单晶锗硅，所述第二半导体层的材料为单晶硅。

可选的，利用高选择比湿法刻蚀或干法刻蚀去除所述第一半导体层。

可选的，所述具有第一鳍部的基底的形成方法包括：

提供SOI衬底，所述SOI衬底包括：第一半导体衬底，位于所述第一半导体衬底上的埋层，位于所述埋层上的第二半导体衬底；

对所述第二半导体衬底进行图形化形成第一鳍部。

可选的，所述第一半导体衬底的材料为单晶硅。

可选的，所述第二半导体衬底的材料为单晶硅。

可选的，所述埋层的材料为氧化硅。