[发明专利]基于负微分电阻特性的混合SET/CMOS静态存储单元

说明书

技术领域

本发明涉及基于负微分电阻特性的混合SET/CMOS静态存储单元。

背景技术

当MOS管的特征尺寸随着摩尔定律的发展进入100nm以后，其可靠性及电学特性由于受到量子效应的影响面临着诸多的挑战。存储器作为当今IC产业最重要的设备之一，随着MOS管特征尺寸的逐渐缩小，其稳定性和集成度也面临着挑战。单电子晶体管（single-electron transistor, SET）作为新型的纳米电子器件，有望成为MOS管进入纳米领域后的有力替代者。SET由库仑岛、栅极电容及两个隧穿结构成，主要通过栅极电压控制电子隧穿而形成电流，具有超小的尺寸和极低的功耗。此外，单电子晶体管还具备独特的库仑振荡特性及较高的电荷灵敏度等特性，能有效地降低电路的复杂程度。因此，采用SET设计电路是解决目前存储器面临的困难的有效方案。但是，由于SET具有较高传输延迟、较低输出电平的缺点，仅由SET构成的传统电路并不能获得所需的性能，且无法与目前成熟的大规模集成电路相兼容。本发明采用SET/CMOS混合的形式，构建了一个基于负微分电阻特性的静态存储单元。

发明内容

本发明的目的是提供一种基于负微分电阻特性的混合SET/CMOS静态存储单元。

本发明采用以下方案实现：一种基于负微分电阻特性的混合SET/CMOS静态存储单元，其特征在于：包括一NMOS管、具有NDR特性的混合SET/CMOS电路NDR电路以及以SET/CMOS为基础的负微分电阻电路SET-MOS电路；该NDR电路和该SET-MOS电路串联，所述的NMOS管的漏极连接至该NDR电路和该SET-MOS电路之间。

在本发明一实施例中，所述SET-MOS电路包括一单电子晶体管SET及一NMOS管，所述的NMOS管的源极与单电子晶体管SET的漏极连接，所述NMOS管的漏极与所述单电子晶体管SET的栅极连接。

在本发明一实施例中，所述NDR电路包括一单电子晶体管SET及一PMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，该单电子晶体管SET的漏源两端电压V_ds必须满足|V_ds|<e/C_Σ，其中，C_Σ为总电容，e为元电荷。

在本发明一实施例中，所述单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，以控制器件的隧穿电流，该单电子晶体管SET的主要参数包括：隧穿结电容C_d和C_s，隧穿结电阻R_d和R_s，栅极电容C_g和C_ctrl；其中，隧穿结的充电能必须大于环境温度引起的热涨落，即E_c=e²/2C_Σ>>k_BT，式中：E_c为隧穿结的充电能；C_Σ=C_g+C_ctrl+C_d+C_s为单电子晶体管的总电容；e为元电荷；k_B为玻尔兹曼常数；T为环境温度；隧穿结的电阻必须远大于量子电阻，即R_d，R_s>>R_Q=h/e²≈25.8 KΩ，式中：R_Q为量子电阻；h为普朗克常量。