[发明专利]基于负微分电阻特性的混合SET/CMOS静态存储单元

权利要求书

1.一种基于负微分电阻特性的混合SET/CMOS静态存储单元，其特征在于：包括一NMOS传输管、具有NDR特性的混合SET/CMOS电路NDR电路以及以SET/CMOS为基础的负微分电阻电路SET-MOS电路；该NDR电路和该SET-MOS电路串联，所述的NMOS传输管的漏极连接至该NDR电路和该SET-MOS电路之间。

2.根据权利要求1所述的基于负微分电阻特性的混合SET/CMOS静态存储单元，其特征在于：所述SET-MOS电路包括一单电子晶体管SET及一NMOS管，所述的NMOS管的源极与单电子晶体管SET的漏极连接，所述NMOS管的漏极与所述单电子晶体管SET的栅极连接，该单电子晶体管SET的漏源两端电压V_ds必须满足|V_ds|<e/C_Σ，其中，C_Σ为总电容，e为元电荷。

3.根据权利要求1所述的基于负微分电阻特性的混合SET/CMOS静态存储单元，其特征在于：所述NDR电路包括一单电子晶体管SET及一PMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，该单电子晶体管SET的漏源两端电压V_ds必须满足|V_ds|<e/C_Σ，其中，C_Σ为总电容，e为元电荷。

4.根据权利要求2或3所述的基于负微分电阻特性的混合SET/CMOS静态存储单元，其特征在于：所述单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，以控制器件的隧穿电流，该单电子晶体管SET的主要参数包括：隧穿结电容C_d和C_s，隧穿结电阻R_d和R_s，栅极电容C_g和C_ctrl；其中，隧穿结的充电能必须大于环境温度引起的热涨落，即E_c=e²/2C_Σ>>k_BT，式中：E_c为隧穿结的充电能；C_Σ=C_g+C_ctrl+C_d+C_s为单电子晶体管的总电容；e为元电荷；k_B为玻尔兹曼常数；T为环境温度；隧穿结的电阻必须大于量子电阻，即R_d，R_s>>R_Q=h/e²≈25.8 KΩ，式中：R_Q为量子电阻；h为普朗克常量。

5.根据权利要求4所述的基于负微分电阻特性的混合SET/CMOS静态存储单元，其特征在于：所述NMOS传输管的参数满足：沟道宽度W_n为65nm，沟道长度L_n为100 nm，阈值电压V_th为0.423 V；所述PMOS管的参数满足：沟道宽度W_p为100 nm，沟道长度L_p为65 nm，栅极电压V_pg为0.3 V，阈值电压V_th为-0.365 V；所述NMOS管的参数满足：沟道宽度W_n为100nm，沟道长度L_n为65nm，阈值电压V_th为0.423 V，栅极电压V_n为0.26V ；所述单电子晶体管SET的参数满足：隧穿结电容C_s、C_d为0.15aF，隧穿结电阻R_s、R_d为1 MΩ，背栅电压V_ctrl1为-0.1V，背栅电压V_ctrl2为0.7V，背栅电容C_ctrl为0.1aF，栅极电容C_g为0.2aF。