[发明专利]分离栅快闪存储单元及其制作方法

说明书

技术领域

本发明涉及半导体工艺领域，尤其涉及一种分离栅快闪存储单元及其制作方法。

背景技术

具有电编程和擦除功能的非易失性存储器件的典型实例是快闪存储(Flash memory)器。快闪存储器的存储单元可以被分类为堆叠(stack)结构和分离栅(split gate)结构。堆叠结构的快闪存储单元容易出现在多次反复写入/擦除循环后，单元阀值可能被改变，即擦除功能过度问题，而分离栅能够很好的克服该问题，一个典型的分离栅存储单元如图1所示，包括具有源极111的半导体基底100、依次以堆栈的方式形成在半导体基底100上的浮栅氧化层101、浮栅102、栅间介质层103、控制栅104、控制栅氮化硅层105、控制栅氧化硅层106、控制栅硬掩膜层107，还包括形成在控制栅104两侧的控制栅侧壁层108、形成在控制栅侧壁层108表面以及浮栅102字线区域侧的浮栅侧壁氧化层109，浮栅102擦除栅区域侧的擦除栅隧穿氧化层110，源极111上形成有源极氧化层112，源极氧化层112上形成有擦除栅121，字线区域基底上形成有字线氧化层113，在字线氧化层113上形成有字线122。

作为现有技术制造分离栅快闪存储单元的典型方法，如图2所示，一般包括如下步骤：

形成存储单元堆栈结构的步骤，包括：提供半导体基底，并在半导体基底上形成包括浮栅氧化层、浮栅、栅间介质层、控制栅、控制栅硬掩膜层以及控制栅侧壁层的分离栅存储单元堆叠结构，并在浮栅两侧形成侧壁氧化层；

由于现在工艺中分离栅快闪存储单元以及其外围电路部分是一体形成的，典型的现有制作工艺中，在形成了侧壁氧化层后，形成高压电路部分的高压氧化层，此时会在存储单元区域同时覆盖高压氧化层；

在前程形成结构表面生成覆盖字线区域的光刻胶，暴露擦除栅区域，形成源极区，并对擦除栅区域进行湿法刻蚀，去除擦除栅区域处的前程累积氧化层，并灰化光刻胶；

在存储单元区域形成覆盖的隧穿氧化层，继续形成外围电路部分中压3.3V的氧化层，并进一步形成覆盖擦除栅区域的光刻胶，这样一来，存储单元字线区域处，形成了覆盖字线区域的、包括有侧壁氧化层、高压氧化层、隧穿氧化层和中压氧化层的累积氧化层；

对字线区域的累积氧化层进行刻蚀，一般使用湿法刻蚀去除，以字线区域存储单元堆叠结构侧壁上剩余的氧化物层作为浮栅侧壁氧化层，去除覆盖擦除栅区域的光刻胶；

生成字线氧化层和外围电路的低压氧化层并沉积多晶硅形成字线和擦除栅。

随着半导体器件小型化的发展趋势，器件尺寸在逐步减小，典型的如MOSFET(金属氧化物半导体场效应管)，由于栅氧化层的厚度减小，由带-带隧穿(band to band turnling)从而产生自由电子，引发漏极的漏电(gate induced drain leakage，GIDL)电流也越来越大，GIDL电流本身引入了热空穴注入，使得空穴陷落在栅氧化层中，从而会导致器件的不稳定性以及能导致氧化层击穿，已成为严重限制MOSFET以及Flash存储器的问题之一。

存储单元阵列是将一系列存储单元的字线及控制栅形成的位线彼此相连起来而形成的。在进行存储单元编程操作时，位线处于高电位，通过控制字线的电压进行选择某个待编程存储单元或禁止某个存储单元被编程。但是，由于存储器件尺寸的缩小，如图1所示的分离栅存储单元，字线氧化层113也越来越薄，基于类似MOSFET栅至漏极的泄漏(GIDL)电流的产生原理，在字线122与浮栅102之间的字线氧化层113靠近半导体基底100的底端部分A处(即字线氧化层113与浮栅侧壁氧化层109构成的拐角处)对应的半导体基底上会产生带-带隧穿(BTBT)效应，进而由带-带隧穿产生自由电子，这些自由电子在控制栅高压的作用下，隧穿该处的氧化层，注入浮栅102，从而改变了浮栅状态，产生编程干扰(program disturb)问题，严重影响存储器的耐久性和数据保持能力。

发明内容

本发明提供了一种分离栅快闪存储单元及其制作方法，以避免由于浮栅这一侧字线氧化层过薄引起的编程干扰的问题。

本发明采用的技术手段如下：一种分离栅快闪存储单元的制造方法，对待刻蚀的字线区域累积氧化层先进行干法刻蚀，再进行湿法刻蚀以暴露字线区域的半导体基底，以使侧壁氧化层外表面上的刻蚀后剩余氧化层在靠近半导体基底的底端具有圆滑形貌。

进一步，具体方法包括：