[发明专利]半导体器件的应变结构

说明书

技术领域

本发明涉及集成电路的制造，尤其是，具有应变结构的半导体器件。

背景技术

为了追求更高的器件密度、性能和更低的成本，半导体产业已经发展到纳米技术工艺节点，对制造和设计的挑战促使半导体器件的三维设计的发展，例如，鳍片场效应晶体管(FinFET器件)。一般FinFET器件的制造是由从衬底延伸出的薄垂直“鳍片”(或鳍片结构)制造而成，该薄垂直“鳍片”(或鳍片结构)是通过例如蚀刻除去衬底的硅层的一部分而形成。FinFET器件的沟道在该垂直的鳍片中形成。将栅极提供到鳍片的三个侧面(例如，包裹)的上方。在沟道的两侧上都具有栅极使得栅极从两侧控制沟道。FinFET的优势还包括减少短沟道效应和提高的电流。

然而，在进行互补金属氧化物半导体(CMOS)制造中实施此种部件和工艺具有挑战。例如，应变材料的非均匀分布导致施加在半导体器件的沟道区域的应变不均匀，从而增加了器件不稳定和/或器件故障的可能性。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：衬底，所述衬底包括主表面；位于所述衬底的所述主表面上的栅极堆叠件；设置在所述栅极堆叠件一侧的浅沟槽隔离件(STI)，其中所述STI在所述衬底中；以及被应变结构填充的腔，所述腔分布在所述栅极堆叠件和所述STI之间，其中所述腔包括一个由所述STI形成的侧壁，一个由所述衬底形成的侧壁和由所述衬底形成的底面，其中，所述应变结构包括SiGe层和与所述STI的侧壁邻接的第一应变膜。

在上述半导体器件中，其中，所述第一应变膜的宽度小于所述SiGe层的宽度。

在上述半导体器件中，其中，所述SiGe层的宽度与所述第一应变膜的宽度的比值是5至100。

在上述半导体器件中，其中，所述第一应变膜的厚度大于所述SiGe层的宽度。

在上述半导体器件中，其中，所述第一应变膜的厚度小于所述SiGe层的宽度。

在上述半导体器件中，其中，所述第一应变膜的厚度与所述SiGe层的厚度的比值是0.8至1.2。

在上述半导体器件中，其中，所述第一应变膜包括II-VI半导体材料或III-V半导体材料。

在上述半导体器件中，其中，所述第一应变膜包括II-VI半导体材料或III-V半导体材料，其中，所述II-VI半导体材料包括选自由ZnSe、ZnO、CdTe和ZnS组成的组的材料。

在上述半导体器件中，其中，所述第一应变膜包括II-VI半导体材料或III-V半导体材料，其中，所述III-V半导体材料包括选自由GaAs、InAs、InGaAs、AlAs、AlGaAs、InP、AlInP、InGaP、GaN、AlGaN、InN、InGaN、InSb、InGaAsSb、InGaAsN和InGaAsP组成的组的材料。

在上述半导体器件中，进一步包括位于所述STI上方的具有侧壁间隔件的伪栅极堆叠件，其中至少一部分所述第一应变膜位于所述侧壁间隔件的下方。

在上述半导体器件中，其中，所述应变结构进一步包括位于所述衬底的所述侧壁上的第二应变膜。

在上述半导体器件中，其中，所述应变结构进一步包括位于所述衬底的所述侧壁上的第二应变膜，其中，所述第二应变膜的宽度大致等于所述第一应变膜的宽度。

在上述半导体器件中，其中，所述应变结构进一步包括位于所述衬底的所述侧壁上的第二应变膜，其中，所述第二应变膜的宽度小于所述第一应变膜的宽度。

在上述半导体器件中，其中，所述应变结构进一步包括位于所述衬底的所述侧壁上的第二应变膜，其中，所述第二应变膜包括II-VI半导体材料或III-V半导体材料。

根据本发明的又一方面，还提供了一种制造半导体器件的方法，包括：提供具有主表面的衬底；在所述衬底中形成浅沟槽隔离件(STI)；在所述衬底的所述主表面上形成栅极堆叠件，其中所述STI设置在所述栅极堆叠件的一侧；形成分布在所述栅极堆叠件和所述STI之间的腔，其中所述腔包括一个由所述STI形成的侧壁，一个由所述衬底形成的侧壁和由所述衬底形成的底面；在所述腔中外延地生长(外延生长)应变膜；通过移除所述应变膜的第一部分直至暴露出所述衬底的底面以形成开口，其中所述应变膜的第二部分与STI侧壁邻接；以及在所述开口中外延生长SiGe层。

在上述方法中，进一步包括：位于所述STI上方形成具有侧壁间隔件的伪栅极堆叠件；以及在所述侧壁间隔件的下方在所述STI中形成凹槽。